| 主权项 |
一种指令解析器，适用于一图像处理单元，包括：一第一输入端，耦接一排程器，该排程器根据一汇流排介面指令之类型来设定一整体指令流处理器暂存器之至少一暂存器，且该第一输入端用以为了该指令解析器之执行而传递复数汇流排介面指令；一第二输入端，耦接一控制器，其中根据该排程器接收的一新的或先前部分执行的指令与指标任务，该控制器接收来自该排程器之一环状缓冲区指令，且该指令解析器执行与该新的或先前部分执行的指令与指标任务相关的复数指令；一第三输入端，耦接一指令直接记忆体存取元件，其中，该指令直接记忆体存取元件接收来自该控制器且包含于该新的或先前部分执行的指令与指标任务之复数直接记忆体存取指令，并传送该等直接记忆体存取指令以及与该等直接记忆体存取指令相关之一指标至该指令解析器；以及复数输出端，其中，该指令解析器根据接收于该第一、第二、及第三输入端中之一者或多者的指令，传送资料。如申请专利范围第1项所述之指令解析器，其中，由该控制器透过该第二输入端而传送至该指令解析器之该环状缓冲区指令，包括关于该新的或先前部分执行的指令与指标任务之复数同步指令、复数指定暂存器指令、及复数绘图指令。如申请专利范围第1项所述之指令解析器，其中，该指令直接记忆体存取元件接收取得自该新的或先前部分执行的指令与指标任务之该等直接记忆体存取指令，并存取一资料指标，且该资料指标对应于透过该第三输入端而传送至该指令解析器之该等直接记忆体存取指令。如申请专利范围第1项所述之指令解析器，更包括：一放动逻辑电路，维持于一闲置状态，直到一启动指令接收于一预设输入端；以及一解析逻辑，用以解析在该新的或先前部分执行的指令与指标任务且与该启动指令相关之复数指令，直到所有指令的解析被完成或者该新的或先前部分执行的指令与指标任务被中断。如申请专利范围第1项所述之指令解析器，更包括：一环状缓冲区/直接记忆体存取指令判断逻辑电路，用以判断于该第一、第二、或第三输入端所接收之一讯息是否包括该环状缓冲区指令或该直接记忆体存取指令。如申请专利范围第1项所述之指令解析器，更包括：一新的或的或先前部分执行的指令判断逻辑电路，用以判断该新的或先前部分执行的指令与指标任务为新执行的或先前部分执行的。如申请专利范围第1项所述之指令解析器，更包括：一环状缓冲区头指标代符传送逻辑电路，假使该新的或先前部分执行的指令与指标任务为一新的环状缓冲区，用以将一环状缓冲区头指标代符由该指令解析器之该等输出端中至少一者传送至该图像处理单元之一处理单元以作执行；以及一解析逻辑电路，用以解析与该新的任务相关之指令，直到完成。如申请专利范围第1项所述之指令解析器，更包括：一指令解析恢复逻辑，当该新的或先前部分执行的指令与指标任务为一先前部分执行的任务时，于先前中断的精确点，根据该第二输入端接收来自该控制器的偏移值来恢复指令的解析；以及一解析逻辑，用以解析与该先前部分执行的任务相关之指令，直到完成。如申请专利范围第1项所述之指令解析器，更包括：一同步逻辑电路，当一接收指令直接记忆体存取元件透过该第三输入端而传送自该指令直接记忆体存取元件时，用以开始实施在该指令解析器之一顺序，以同步在该图像处理单元之一图像管线之该接收指令直接记忆体存取元件。如申请专利范围第1项所述之指令解析器，更包括：一代符传送逻辑电路，假使该新的或先前部分执行的指令与指标任务为一新的环状缓冲区，用以透过该指令解析器之该等输出端之一者将一代符传送至一图像管线，以开始实施与接收之该直接记忆体存取指令相关的一第一绘图指令之处理；以及一解析逻辑电路，用以解析与该新的任务相关之指令，直到完成。如申请专利范围第1项所述之指令解析器，更包括：一同步指令发布逻辑电路，当一汇流排介面指令透过该第一输入端而被该指令解析器所接收，且二维处理之一处理方块与三维处理之一处理方块非同步时，用以发布一同步指令至二维处理之该处理方块与三维处理之该处理方块。如申请专利范围第11项所述之指令解析器，其中，该汇流排介面指令被解析，且与该汇流排介面指令相关之资料传送自该指令解析器之该输出端，直到没有与该汇流排介面指令相关之资料剩下。一种适用于在一图像处理单元内执行之一指令解析器之方法，以安排接收之复数指令的执行，包括：自该指令解析器之一第一输入端接收一汇流排介面指令，其中该第一输入端耦接一排程器，且该排程器根据该汇流排介面指令之类型来设定一整体指令流处理器暂存器之至少一暂存器；自该指令解析器之一第二输入端接收一环状缓冲区指令，其中该第二输入端耦接一控制器，该环状缓冲区指令与一新的或先前部分执行的指令与指标任务相关，且该新的或先前部分执行的指令与指标任务之一指令被解析；自该指令解析器之一第三输入端接收一直接记忆体存取指令，该第三输入端耦接一指令直接记忆体存取元件，其中，该直接记忆体存取指令对应该新的或先前部分执行的指令与指标任务；以及将与由该第一、第二、及第三输入端中之一者或多者所接收之资料相关之一输出资料输出。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：自该控制器将一些直接记忆体存取指令与指标传送至该指令直接记忆体存取元件，其中，该等直接记忆体存取指令与指标包含于该新的或先前部分执行的指令与指标任务中；以及撷取与一直接记忆体存取缓冲区相关之资料，其中，该直接记忆体存取缓冲区参照于该等直接记忆体存取指令与指标。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：于该控制器撷取来自该新的或先前部分执行的指令与指标任务之一环状缓冲区指令；以及由该第二输入端将来自来控制器之该环状缓冲区指令传送至该指令解析器。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：判断由该第一、第二、及第三输入端所接收之一讯息是否包括一环状缓冲指令或一直接记忆体存取指令。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：判断该新的或先前部分执行的指令与指标任务是否已被先前部分执行；假使该任务判断为新的，于一第一指令上开始实施该新的或先前部分执行的指令与指标任务；以及假使该任务判断为先前部分执行的，于对应一偏移值之一先前中断点上，开始实施该新的或先前部分执行的指令与指标任务。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：假使该新的或先前部分执行的指令与指标任务为一新的环状缓冲区，将一环状缓冲区头指标代符由该指令解析器之至少一输出端传送至该图像处理单元之一处理单元以作执行；以及解析与该新的任务相关之指令，直到完成。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：当该新的或先前部分执行的指令与指标任务为一先前部分执行的任务时，于先前被中断的精确点，根据该第二输入端接收来自该控制器的一偏移值来恢复指令的解析；以及解析与该先前部分执行的任务相关之指令，直到完成。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：当一接收指令直接记忆体存取指令透过该第三输入端而接收自该指令直接记忆体存取元件时，于该图像处理单源之一图形管线开始实施在该指令解析器之一顺序，以同步接收该指令直接记忆体存取指令。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：假使该新的或先前部分执行的指令与指标任务为一新的任务，透过该指令解析器之一输出端将一代符传送至该图像处理单元之一图像管线，以开始实施与接收之该直接记忆体存取指令相关的一第一绘图指令之处理；以及解析与该新的任务相关之指令，直到完成。如申请专利范围第13项所述之适用于图像处理单元之指令解析器之方法，更包括：当一汇流排介面指令透过该第一输入端而被该指令解析器所接收，且二维处理之一处理方块与三维处理之一处理方块非同步时，发布一同步指令至二维处理之该处理方块与三维处理之该处理方块。如申请专利范围第22项所述之适用于图像处理单元之指令解析器之方法，其中，该汇流排介面指令被解析，且与该汇流排介面指令相关之资料传送自该指令解析器之一输出端，直到没有与该汇流排介面指令相关之资料剩下。一种图像处理单元，包括：一指令解析器，具有至少一第一、第二、及第三输入端以及至少一输出端，其中，根据由该第一、第二、及第三输入端之一者所接收之复数指令，该指令解析器输出资料；一排程器，耦接该指令解析器之该第一输入端，用以为了该指令解析器之执行而传送复数汇流排指令；一环状缓冲区控制器，耦接该指令解析器之该第二输入端，且根据一新的或先前部分执行的指令与指标任务之该排程器的接收，用以接收来自该排程器之一环状缓冲区指令，其中，该指令解析器执行与该新的或先前部分执行的指令与指标任务相关的复数指令；以及一指令直接记忆体存取元件，透过该第三输入端耦接该指令解析器以及耦接该环状缓冲区控制器，该指令直接记忆体存取元件接收来自该环状缓冲区控制器之复数直接记忆体存取指令，且传送该等直接记忆体存取指令以及与该等直接记忆体存取指令相关之一指标至该指令解析器，其中，该等直接记忆体存取指令包含于该新的或先前部分执行的指令与指标任务；以及一整体指令流处理器暂存器，包含一些配置暂存器，并耦接该排程器，该排程器根据一汇流排介面指令之类型来设定该整体指令流处理器暂存器之至少一暂存器。如申请专利范围第24项所述之图像处理单元，更包括：复数处理单元之一管线，耦接该指令解析器之该至少一输出端。 |
