| 主权项 |
一种组装方法，将含平面导电区(3)之至少一电子元件(1)连接到位在称做基底(5)的平面绝缘支撑的表面上之导电轨道(6′)，包含下面步骤：将基底(5)置于工作表面上，含导电轨道(6′)的一面朝上，将电子元件(1)放入位在含导电轨道(6′)的区域之基底(5)的凹洞(7)内，电子元件(1)的导电区(3)与基底(5)的对应轨道(6′)产生接触，同时在电子元件(1)上和在该电子元件(1)周围的至少一基底区域上涂敷一层绝缘材料(8)，该方法之特征为电子元件(1)之导电区(3)与基底(5)之导电轨道(6,6′)相接触以经由在电子元件(1)上之绝缘材料层(8)之涂层的压力达成电连接，且当施加重复应力于基底上时被配置为相互摩擦。根据申请专利范围第1项之方法，其中由在其一面上设有接点之晶片(2)制成电子元件(1)，该接点被分散在构成扩展晶片(2)的接点之导电区(3)的导电薄膜上，由绝缘材料(4)涂层晶片的相对面。根据申请专利范围第2项之方法，其中含以其涂层面插入电子元件(1)的凹洞(7)之基底(5)舖在位于工作表面上之第二基底(9)上，该元件(1)的导电区(3)与第二基底(9)上的对应导电区(6)连接。根据申请专利范围第1项之方法，其中由在其一面上设有接点之晶片(2)制成电子元件(1)，该接点被分散在构成扩展晶片(2)的接点之导电区(3)的导电薄膜上。根据申请专利范围第1项或第4项之方法，其中含插入电子元件(1)的晶片(2)之凹洞(7)的基底(5)舖在位于工作表面上之第二基底(9)上，该电子元件(1)的导电区(3)涂敷于与第二基底(9)上的对应导电区(6)连接之基底(5)的表面上。根据申请专利范围第1项或第4项之方法，其中藉由加热电子元件(1)的晶片(2)然后经由适当修整将该晶片(2)推入基底(5)材料内得到用于插入电子元件(1)之凹洞(7)，该电子元件(1)的导电区(3)涂敷于基底(5)的表面。根据申请专利范围第1项之方法，其中由在其一面上设有平面接点之晶片(2)制成电子元件(1)。根据申请专利范围第7项之方法，其中含插入晶片(2)的凹洞(7)之基底(5)舖在位于工作表面上之第二基底(9)上，该晶片(2)的接点与第二基底(9)的对应导电区(6)连接。根据申请专利范围第1项之方法，其中藉由铣削或压印窗口制成用于插入电子元件(1)的凹洞(7)。根据申请专利范围第8项之方法，其中藉由加热该晶片(2)然后经由适当修整将该晶片(2)推入基底(5)的材料内得到用于插入晶片(2)之凹洞(7)，该晶片(2)的导电区(3)出现在基底的表面水平上。根据申请专利范围第1项之方法，其中由在其一面上及在链结到该组平面接点的每一接点之相对面导电区上含一组平面接点的模组制成电子元件(1)。根据申请专利范围第11项之方法，其中模组被插入设有切入厚度等于模组厚度的第一基底(5)内之窗口的凹洞(7)，该组平面接点出现在该第一基底(5)的表面水平及倚靠组装于第一基底(5)上的第二基底(9)之导电轨道(6′)的相对面之导电区上。根据申请专利范围第12项之方法，其中至少一模组或补充晶片(2)装设于第一基底(5)或第二基底(9)，该模组包括由任一第一或第二基底(5，9)的对应导电轨道(6′)上之压力所连接的导电区(3)。根据申请专利范围第3项或第13项之方法，其中该方法包括胶合和压入由叠置第一或第二基底(5，9)所形成的组装之补充步骤。 |
