H.264/AVC输入码流用解码器及其控制方法

摘要

一种通信解码技术领域的H.264/AVC输入码流用解码器及其控制方法，包括：地址缓冲隔离控制电路、地址生成器、时钟发生器、数据缓冲隔离控制电路以及随机存储器。所述的随机存储器由缓冲区A和缓冲区B构成。所述的地址生成器产生两个环形变化的地址数据指针PA和地址数据指针PB并分别指向对应的缓冲区A和缓冲区B中的地址，循环时钟的每一个周期内：当地址数据指针PA增加到周长一半时，地址数据指针PB归零，当地址数据指针PB增加到周长一半时，地址数据指针PA归零。本发明实现输入码流和计算引擎的速度匹配，可以提高系统的性能。

主权项

一种H.264/AVC输入码流用解码器，其特征在于，包括：地址缓冲隔离控制电路、地址生成器、时钟发生器、数据缓冲隔离控制电路以及随机存储器，其中：地址生成器的输入端与时钟发生器相连接以接收时钟信号，地址生成器的输出端分别与地址缓冲隔离控制电路以及数据缓冲隔离控制电路相连接以输出控制信号，地址生成器的地址端与地址缓冲隔离控制电路的地址端通过地址总线相连接，地址缓冲隔离控制电路的输出端与临时寄存器相连接以输出地址信息，临时寄存器与数据缓冲隔离控制电路相连接以传输码流信息，所述的随机存储器由缓冲区A和缓冲区B构成。