发明名称 存储器子系统及其锁存时钟产生方法
摘要 一种存储器子系统及其锁存时钟产生方法。分别储存具有第一逻辑电平的数据与第二逻辑电平的数据至存储器的第一地址与第二地址;连续地发出读取指令,借以重复撷取出存储器的第一地址与第二地址所存的数据,进而产生一读取数据信号;通过将内部时钟的频率予以降低的方式,产生一除频信号,除频信号的相位是根据延迟参数而调整,其是以改变延迟参数直到除频信号的至少一边缘与读取数据信号的任何边缘对齐;最后,根据延迟参数以及内部时钟而产生锁存时钟。本发明根据延迟参数以及内部时钟产生锁存时钟,从而保障了存储器信号的时序,有利于存储器的读写动作。
申请公布号 CN1838310B 申请公布日期 2010.09.29
申请号 CN200610065308.X 申请日期 2006.03.17
申请人 联发科技股份有限公司 发明人 曾瑞兴
分类号 G11C7/22(2006.01)I 主分类号 G11C7/22(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 任默闻
主权项 一种锁存时钟产生方法,从一内部时钟产生一锁存时钟以读取一存储器,其特征在于包括:储存具有一第一逻辑电平的数据至上述存储器的第一地址,并储存具有一第二逻辑电平的数据至上述存储器的第二地址;连续地发出读取指令,藉以重复撷取出上述存储器的第一地址与第二地址所存的数据,进而产生一读取数据信号;通过将上述内部时钟的频率予以降低的方式,产生一除频信号;根据一延迟参数调整上述除频信号的一相位,而且改变上述延迟参数直到上述除频信号的至少一边缘与上述读取数据信号的任何边缘对齐;以及根据上述延迟参数以及上述内部时钟产生上述锁存时钟。
地址 中国台湾新竹科学工业园区
您可能感兴趣的专利