发明名称 优化探针台扎针次数的方法
摘要 本发明公开了一种优化探针台扎针次数的方法,通过对晶圆上所有芯片的位置进行数据采集,并根据探针卡的形状与晶圆匹配的形状,将所有可能的扎针路线及次数全部计算出来,根据结果得到最少的扎针次数。采用本发明的方法可以极大限度缩短整枚晶圆的测试时间,极大的降低了测试成本,提升芯片的竞争力。
申请公布号 CN101149413B 申请公布日期 2010.09.29
申请号 CN200610116403.8 申请日期 2006.09.22
申请人 上海华虹NEC电子有限公司 发明人 杜发魁;桑浚之;惠力荪
分类号 G01R31/00(2006.01)I;G01R31/26(2006.01)I;G01R31/28(2006.01)I;H01L21/66(2006.01)I 主分类号 G01R31/00(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 顾继光
主权项 一种优化探针台扎针次数的方法,其特征在于:首先,对被测晶圆进行芯片分布取样,然后,根据晶圆图形和探针卡形状的具体情况,对所有可能的步进路线进行穷举计算,得到所有可能路线的扎针次数,并同时记录所有可能路线的起始位置和步进路线,从所有结果中选取最少的扎针次数进行起始位置和行进路线的指定;其中所述探针卡为长方形,所述步进路线为从左至右之字形,或从上至下之字形。
地址 201206 上海市浦东新区川桥路1188号
您可能感兴趣的专利