发明名称 嵌入式处理器的片上高性能DMA
摘要 一种嵌入式处理器的片上高性能DMA,包括:数据缓存器,用于缓存从片上存储器读取的数据、向总线接口单元发送的数据、从总线接口单元接收的数据以及向片上存储器写入的数据;数据大小端转换器;DMA控制器,用于初始化状态寄存器、控制寄存器、起始地址寄存器和数据量寄存器;DMA传输地址产生逻辑模块,用于自动计算出下一个数据在片内外存储器上的传输地址,并根据片内地址产生片上存储器的片选及读写信号,同时更新数据量计数器,直到计数器变为零;以及总线传输发送和接收器。本发明开发难度较低、硬件开销小、移植方便、扩展性灵活、数据传输速率快、极大地提升处理器的性能。
申请公布号 CN101556565B 申请公布日期 2010.09.29
申请号 CN200910095582.5 申请日期 2009.01.22
申请人 杭州中天微系统有限公司 发明人 严晓浪;徐鸿明;葛海通;孟建熠
分类号 G06F13/28(2006.01)I 主分类号 G06F13/28(2006.01)I
代理机构 杭州天正专利事务所有限公司 33201 代理人 王兵;王利强
主权项 一种嵌入式处理器的片上高性能DMA,其特征在于:所述片上高性能DMA包括:双向传输的数据缓存器,用于缓存从片上存储器读取的数据、向总线接口单元发送的数据、从总线接口单元接收的数据以及向片上存储器写入的数据;数据大小端转换器,用于当读取到片上存储器的数据或接收到总线接口单元的数据之后,进行大小端转换;DMA控制器,用于在每一次新的数据传输开始时初始化状态寄存器、控制寄存器、起始地址寄存器和数据量寄存器,当一次批量数据传输成功或发生错误中止时更新相应的状态寄存器,或向CPU发起中断请求;DMA传输地址产生逻辑模块,用于在传输过程中通过DMA内部硬件逻辑的状态控制,并根据用户配置的传输大小,自动计算出下一个数据在片内外存储器上的传输地址,并根据片内地址产生片上存储器的片选及读写信号,同时更新数据量计数器,直到计数器变为零;总线传输发送和接收器,用于与总线接口单元连接,进行数据传输。
地址 310012 浙江省杭州市西湖区华星路99号东部软件园创业大厦A403