发明名称 |
支持连续/离散地址多数据并行访问的可配置存储器结构 |
摘要 |
本发明公开了一种支持连续/离散地址多数据并行访问的可配置存储器结构,包括:存储阵列,用于储存数据,由存储单元按行和列排列构成,每个存储单元对应一个唯一的行列地址;处理数据输入输出的控制电路,用于处理数据的读出和写入行为;处理读写信号的控制电路,用于产生读写行为需要的控制信号;配置传输方式的控制寄存器,用于设置访问存储器的方式,该方式是连续地址多数据访问或离散地址多数据访问;地址选通电路,用于决定每个存储阵列使用哪组地址总线作为自己的地址线。利用本发明,实现了数据传输方式的多样化,进而满足了处理器对存储器进行高吞吐、高并行的数据访问需求。 |
申请公布号 |
CN101840383A |
申请公布日期 |
2010.09.22 |
申请号 |
CN201010162192.8 |
申请日期 |
2010.04.28 |
申请人 |
中国科学院自动化研究所 |
发明人 |
王东琳;薛晓军;尹志刚;林啸;谢少林;张志伟;闫寒 |
分类号 |
G06F13/16(2006.01)I;G06F12/06(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
周国城 |
主权项 |
一种支持连续/离散地址多数据并行访问的可配置存储器结构,其特征在于,该结构包括存储阵列、处理数据输入输出的控制电路、处理读写信号的控制电路、配置传输方式的控制寄存器和地址选通电路,其中:存储阵列,用于储存数据,由存储单元按行和列排列构成,每个存储单元对应一个唯一的行列地址;处理数据输入输出的控制电路,用于处理数据的读出和写入行为;处理读写信号的控制电路,用于产生读写行为需要的控制信号;配置传输方式的控制寄存器,用于设置访问存储器的方式,该方式是连续地址多数据访问或离散地址多数据访问;地址选通电路,用于决定每个存储阵列使用哪组地址总线作为自己的地址线。 |
地址 |
100080 北京市海淀区中关村东路95号 |