发明名称 |
延迟锁定环 |
摘要 |
一种能够校正时钟信号的占空比的延迟锁定环(DLL),包括:一时钟缓冲器,其接收一外部时钟信号以输出一上升沿时钟信号;一延迟单元,用于基于一第一比较信号延迟该上升沿时钟信号,以产生一第一内部时钟信号、一第二内部时钟信号、一第一延迟锁定信号、以及一第二延迟锁定信号;一工作校正单元,用于接收该第一及该第二内部时钟信号和该第一及该第二延迟锁定信号,并通过校正该外部时钟信号的占空度而产生一延迟锁定时钟信号;以及一时钟反馈单元,用于接收该延迟锁定时钟信号及该外部时钟信号,以产生该第一比较信号。 |
申请公布号 |
CN1612266B |
申请公布日期 |
2010.09.22 |
申请号 |
CN200410086613.8 |
申请日期 |
2004.10.29 |
申请人 |
海力士半导体有限公司 |
发明人 |
郭钟太 |
分类号 |
G11C11/407(2006.01)I;H03L7/08(2006.01)I |
主分类号 |
G11C11/407(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
王学强 |
主权项 |
一种能够校正时钟信号的占空比的延迟锁定环,包括:时钟缓冲器,其接收一外部时钟信号以输出一上升沿时钟信号;延迟装置,用于基于一第一比较信号延迟该上升沿时钟信号,以产生第一内部时钟信号、第二内部时钟信号、第一延迟锁定信号、以及第二延迟锁定信号,所述延迟装置包括:延迟线控制器,其接收该第一比较信号和该第一及该第二延迟锁定信号,以产生一第一延迟线控制信号及一第二延迟线控制信号;第一延迟线,其基于该第一延迟线控制信号延迟该上升沿时钟信号,以产生该第一内部时钟信号;第二延迟线,其基于该第二延迟线控制信号延迟该上升沿时钟信号,并将被延迟的上升沿时钟信号反相,以产生该第二内部时钟信号;以及锁定检测器,其接收该第一比较信号,并基于该第一比较信号确定该第一及该第二延迟线是否被延迟锁定,以产生该第一及该第二延迟锁定信号;工作校正装置,其接收该第一及该第二内部时钟信号和该第一及该第二延迟锁定信号,并通过校正该外部时钟信号的占空度而产生一延迟锁定时钟信号,所述工作校正装置包括:第二相位检测器,其接收所述第一及所述第二内部时钟信号的反相信号,并确定所接收的哪一个信号的下降沿领先另一个,以产生第二比较信号;加权控制器,其接收该第二比较信号和该第一及该第二延迟锁定信号并输出控制信号,以确定一加权值;以及相位混合器,其接收所述控制信号和该第一及该第二内部时钟信号,并通过混合相位将该加权值应用至该第二内部时钟信号以及将一第二加权值应用至该第一内部时钟信号,以产生该延迟锁定时钟信号,其中所述第二加权值为1减去该加权值的一值;以及时钟反馈单元,其接收该延迟锁定时钟信号及该外部时钟信号,以产生该第一比较信号。 |
地址 |
韩国京畿道 |