| 主权项 |
1.一种编码器，其特征在于，包括：编码调制模块，所述编码调制模块将包含K个比特的输入信息序列{d<sub>1</sub>，…，d<sub>K</sub>}进行调制编码后，输出N个调制信号{c<sub>1</sub>，…，c<sub>N</sub>}，其中K、N为整数；交织模块，所述交织模块将经编码调制后的信号{c<sub>1</sub>，…，c<sub>N</sub>}进行交织后输出{f<sub>1</sub>，…，f<sub>N</sub>}；串并变换模块，所述串并变换模块将经所述交织模块交织后的信号{f<sub>1</sub>，…，f<sub>N</sub>}进行串并变换后分成p路并行的输出信号<img file="F2009100802834C0000011.GIF" wi="279" he="78" />其中p为整数，且i＝1，…，p，L<sub>i</sub>为第i路输出的信号长度或者个数，<img file="F2009100802834C0000012.GIF" wi="269" he="115" />差分编码模块，所述差分编码模块将p路并行信号<img file="F2009100802834C0000013.GIF" wi="623" he="65" />分别进行加权和差分编码处理，获得p路信号<img file="F2009100802834C0000014.GIF" wi="629" he="77" />并将所述p路信号b<sup>(i)</sup>(i＝1，…，p)相加，获得相应的信号序列b＝{b<sub>1</sub>，…，b<sub>L</sub>}并输出，L为输出信号序列b的信号长度或者信号个数。 |
