摘要 |
1. Последовательный кодер, содержащий: ! мультиплексор, имеющий множество входов данных, множество входов выбора и выход; ! множество триггеров входа данных, соединенных с входами данных мультиплексора; ! множество триггеров входа выбора, соединенных с входами выбора мультиплексора; и ! схему синхронизации, соединенную с выходом мультиплексора и обеспечивающую выход последовательного кодера, причем схема синхронизации в значительной степени устраняет любые ошибки выхода из выхода мультиплексора. ! 2. Кодер по п.1, в котором мультиплексор имеет восемь входов данных и три входа выбора. ! 3. Кодер по п.1, в котором мультиплексор является мультиплексором с погрешностью. ! 4. Кодер по п.1, в котором триггеры входа данных и триггеры входа выбора являются D-триггерами. ! 5. Кодер по п.1, в котором входы выбора мультиплексора обеспечиваются счетчиком в соответствии с тактовым сигналом. ! 6. Кодер по п.5, в котором мультиплексор выводит бит на каждый фронт тактового сигнала. ! 7. Кодер по п.1, в котором схема синхронизации содержит конечный каскад регистров данных. ! 8. Кодер по п.7, в котором конечный каскад регистров данных управляется тактовым сигналом. ! 9. Кодер по п.7, в котором конечный регистр данных отделен одним уровнем логики от выхода последовательного кодера, что в результате приводит к малой расфазировке выхода кодера. ! 10. Кодер по п.7, в котором выход последовательного кодера исключительно определяется двумя сигналами из конечного каскада регистров данных схемы синхронизации, что в результате приводит к малой расфазировке выхода кодера. ! 11. Кодер по п.1, в котором кодер принимает параллельный вход данных и последовател� |