发明名称 一种基于USART总线的发送接收数据的方法及其装置
摘要 本发明公开了一种基于USART总线的发送接收数据的方法及其装置,其基于USART总线的发送数据的方法包括以下步骤:CPU初始化USART和DMA控制器,并在RAM中准备好待发送的数据;CPU向DMA控制器传递开始发送数据的信息;所述DMA控制器从所述RAM中取出所述待发送的数据,并存放到所述USART的发送寄存器;当所述待发送的数据发送完毕时,CPU向DMA控制器传递停止传输数据的指令。本发明中CPU采用DMA机制控制USART设备实现对数据的发送或接收,当所有数据发送或接收完毕时,DMA控制器只向CPU传递一次中断发送或接收信息,极大的提高了USART设备的工作效率。
申请公布号 CN101146090B 申请公布日期 2010.09.15
申请号 CN200710123939.7 申请日期 2007.10.16
申请人 深圳国人通信有限公司 发明人 颜远;吴饶金
分类号 H04L29/02(2006.01)I;H04L12/54(2006.01)I 主分类号 H04L29/02(2006.01)I
代理机构 广州华进联合专利商标代理有限公司 44224 代理人 郑小粤
主权项 一种基于USART总线的发送数据的方法,其特征在于:包括以下步骤,CPU初始化通用同步异步收发器USART,并在RAM中准备好待发送的数据;CPU初始化直接存储器访问DMA控制器:建立USART与RAM之间的DMA通道,确定DMA发送数据的源地址、目的地址和待发送数据的字节数;CPU向DMA控制器传递开始发送数据的信息;DMA控制器根据所述开始发送数据的信息,从所述RAM中取出待发送的数据,并存放到USART的发送寄存器;所述DMA控制器从所述RAM中每次取出一个字节数据存放到USART的发送寄存器;USART根据USART总线协议将其发送寄存器中的数据转换成电平信息并发送到USART总线上,DMA控制器将待发送的数据的字节数减1,当DMA控制器检测到待发送的字节数减为0时,所述待发送的数据发送完毕;当待发送的数据发送完毕时,DMA控制器向CPU传递数据发送完毕的中断信号,CPU根据该信号向所述DMA控制器传递停止传输数据的指令。
地址 518057 广东省深圳市南山区科技园中区科技中三路国人大厦