发明名称 成形电路部件的制造方法
摘要 加宽一次基体的材质和二次基体的材质的选择宽度,可靠地防止电路的短路。一次基体(1)的形状是电路形成面(11)呈凸状,电路非形成面(12)呈凹状,其高低差为0.05mm,连接该电路形成面和电路非形成面的侧壁(13、14)的角度为90°。为了施加催化剂,将其浸渍在液温40℃、水深500mm的钯催化剂溶液中5分钟。之后,溶解除去树脂掩模(3),实施无电解镀。其结果是催化剂液的浸入范围是沿面距离延长的部分、即到两侧壁(13、14)为止,催化剂的浸入被阻止,可以防止导电层(50)之间、即电路之间的短路的产生。
申请公布号 CN101263751B 申请公布日期 2010.09.15
申请号 CN200680033118.8 申请日期 2006.09.08
申请人 三共化成株式会社 发明人 吉泽德夫;渡边浩聪
分类号 H05K3/18(2006.01)I;H05K3/00(2006.01)I;B29C69/00(2006.01)I 主分类号 H05K3/18(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 李贵亮
主权项 一种成形电路部件的制造方法,其包括:通过对热可塑性材料进行注射成形,以电绝缘性成形规定形状的电路形成体即一次基体的工序;对上述一次基体的整个表面进行粗糙化的工序;以使上述一次基体的表面之中的、应形成规定电路图案的导电层的表面部分的电路形成面露出,并覆盖除此以外的电路非形成面的方式,通过成形而在一次基体上一体成形树脂掩模来形成二次基体的工序;对上述二次基体的露出的电路形成面施给无电解镀用的催化剂的工序;将施给该催化剂后的上述二次基体的树脂掩模除去的工序;以及在该催化剂施给面上通过无电解镀形成导电层的工序,所述成形电路部件的制造方法的特征在于,对上述一次基体的电路形成面和电路非形成面设置高低差,上述树脂掩模的下端两缘覆盖上述电路形成面的两端部。
地址 日本东京都