一种三值绝热低功耗乘法器单元及乘法器

摘要

本发明公开了一种三值绝热低功耗乘法器单元及乘法器，该乘法器单元首先用钟控时钟信号控制输入信号采样电路中的各个NMOS管对各输入信号进行采样，然后采样得到的各采样值按照要求实现的乘法逻辑关系通过自举操作的NMOS管构建相应的四个求积电路模块和交叉存贮型结构的进位输出电路，功率时钟Φ1、Φ通过四个求积电路模块和进位输出电路完成对输出负载的赋值和能量回收，能够实现正确的逻辑功能；与DPL三值乘法器相比，在0.9μs时间内，本发明的四位三值绝热低功耗乘法器能够节省能耗约91％左右，具有明显的低功耗特性。

主权项

1.一种三值绝热低功耗乘法器单元，其特征在于包括输入信号采样电路、本位积输出电路和进位输出电路，所述的输入信号采样电路的信号输入端输入被乘数输入信号、乘数输入信号、低位进位输入信号、互补的被乘数输入信号、互补的乘数输入信号及互补的低位进位输入信号，所述的输入信号采样电路接入幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的输入信号采样电路对所述的被乘数输入信号、所述的乘数输入信号、所述的低位进位输入信号、所述的互补的被乘数输入信号、所述的互补的乘数输入信号及所述的互补的低位进位输入信号进行采样，所述的输入信号采样电路的信号输出端输出所述的被乘数输入信号、所述的乘数输入信号、所述的低位进位输入信号、所述的互补的被乘数输入信号、所述的互补的乘数输入信号及所述的互补的低位进位输入信号各自对应的一组采样值；所述的本位积输出电路主要由四个求积电路模块组成，四个所述的求积电路模块的信号输入端均输入所述的被乘数输入信号对应的采样值、所述的乘数输入信号对应的采样值、所述的互补的被乘数输入信号对应的采样值及所述的互补的乘数输入信号对应的采样值，四个所述的求积电路模块分别均接入幅值电平对应逻辑2的功率时钟信号和幅值电平对应逻辑1的功率时钟信号，将四个所述的求积电路模块分别记为P₀、P₂和所述的P₀求积电路模块的信号输出端与所述的求积电路模块的反馈信号输入端相连接，所述的求积电路模块的信号输出端与所述的P₀求积电路模块的反馈信号输入端相连接，所述的P₂求积电路模块的信号输出端与所述的求积电路模块的反馈信号输入端相连接，所述的求积电路模块的信号输出端与所述的P₂求积电路模块的反馈信号输入端相连接，所述的P₀求积电路模块的信号输出端与所述的本位积输出电路用于输出本位积输出信号的信号输出端之间设置有第一NMOS管，所述的第一NMOS管的源极与所述的P₀求积电路模块的信号输出端相连接，所述的第一NMOS管的漏极与所述的本位积输出电路用于输出本位积输出信号的信号输出端相连接，所述的第一NMOS管的栅极接入所述的互补的低位进位输入信号对应的采样值，所述的求积电路模块的信号输出端与所述的本位积输出电路用于输出互补的本位积输出信号的信号输出端之间设置有第二NMOS管，所述的第二NMOS管的源极与所述的求积电路模块的信号输出端相连接，所述的第二NMOS管的漏极与所述的本位积输出电路用于输出互补的本位积输出信号的信号输出端相连接，所述的第二NMOS管的栅极接入所述的互补的低位进位输入信号对应的采样值，所述的P₂求积电路模块的信号输出端与所述的本位积输出电路用于输出本位积输出信号的信号输出端之间设置有第三NMOS管，所述的第三NMOS管的源极与所述的P₂求积电路模块的信号输出端相连接，所述的第三NMOS管的漏极与所述的本位积输出电路用于输出本位积输出信号的信号输出端相连接，所述的第三NMOS管的栅极接入所述的低位进位输入信号对应的采样值，所述的求积电路模块的信号输出端与所述的本位积输出电路用于输出互补的本位积输出信号的信号输出端之间设置有第四NMOS管，所述的第四NMOS管的源极与所述的求积电路模块的信号输出端相连接，所述的第四NMOS管的漏极与所述的本位积输出电路用于输出互补的本位积输出信号的信号输出端相连接，所述的第四NMOS管的栅极接入所述的低位进位输入信号对应的采样值；所述的进位输出电路的信号输入端输入所述的被乘数输入信号对应的采样值、所述的乘数输入信号对应的采样值、所述的低位进位输入信号对应的采样值、所述的互补的被乘数输入信号对应的采样值、所述的互补的乘数输入信号对应的采样值及所述的互补的低位进位输入信号对应的采样值，所述的进位输出电路接入幅值电平对应逻辑2的功率时钟信号，所述的进位输出电路的信号输出端输出进位输出信号和互补的进位输出信号。