节省存储资源的多元LDPC码译码方法及装置

摘要

本发明公开了一种多元LDPC码译码设备，主要解决现有多元LDPC码译码设备的复杂度高和占用存储资源多的问题。其设备包括加载模块、变量节点更新模块、校验节点更新模块、路由模块、卸载模块和控制逻辑模块；加载模块接收并存储解调器输出的解调信息向量，变量节点更新模块从加载模块和路由模块中读取数据并完成所有变量节点的更新，校验节点更新模块从路由模块中读取信息向量并完成校验节点的更新，路由模块存储变量节点和校验节点互相传递的信息以及它们之间的互联关系，卸载模块完成对译码结果的校验以及信息的输出，控制逻辑模块向所述各个模块发出控制信号。本发明利用迭代时间差可节省总体50％存储资源，实现了译码设备对存储资源的低需求和高效率。

主权项

一种节省存储资源的多元LDPC码译码装置，包括：加载模块，用于接收并存储解调器输出的解调信息向量；变量节点更新模块，用于接收校验节点传输的信息并将其按超列运算，运算结果存入存储空间，该存储空间的向量深度低于有限域GF(q)的阶数；更新变量节点的信息，并将更新后的自身信息传输给校验节点更新模块；校验节点更新模块，用于接收变量节点传输的信息并将其按超行运算，运算结果存入存储空间，该存储空间的向量深度低于有限域GF(q)的阶数；更新校验节点的信息，并将更新后的自身信息传输给变量节点更新模块；路由模块，用于存储校验矩阵H中变量节点和校验节点的互联信息，传输给变量节点更新模块和校验节点更新模块作为迭代时的运算关系；卸载模块，用于接收和判决每轮变量节点更新模块迭代运算完成后的译码序列c，如果cHT＝0成立，则将译码序列c中的信息位输出；如若达到最大迭代次数，无论cHT＝0是否成立，都要将译码序列c中的信息位输出；控制逻辑模块，用于向所述的各个模块传送控制信息，使其处于正常的工作时序下，保证数据流动的正确性。