致能与提供一总线上的一多核环境的装置与方法

摘要

一种致能与提供一总线上的一多核环境的装置与方法，该总线由主动终端阻抗控制，该装置包括第一节点、位置阵列与多个驱动器。第一节点位于处理器核内且用以接收外部多封装信号，多封装信号指示处理器核所在的封装是否在总线的内部或总线的远方终端。位置阵列位于处理器核内且用以产生多个位置信号，位置信号指示与总线耦接的多个对应节点的位置，所述位置包括内部位置或总线终端位置。多个驱动器耦接于所述位置，每一驱动器包括所述节点中的其中一节点且用以控制该节点如何被驱动以响应所述位置信号的其中一对应位置信号的一第一状态以及该第一节点的一第二状态。本发明提供良好的总线主动阻抗控制并保留所需的传输线特性。

主权项

一种致能一总线上的一多核环境的装置，其特征在于，该总线由主动终端阻抗控制，该装置包括：一第一节点，其位于一处理器核内且用以接收一外部多封装信号，该外部多封装信号指示该处理器核所在的一封装是否在该总线的内部或该总线的一远方终端；一位置阵列，其位于该处理器核内且用以产生多个位置信号，所述位置信号指示与该总线耦接的多个对应节点的位置，其中所述位置包括一内部位置或一总线终端位置；以及多个驱动器，耦接于所述位置，每一驱动器包括所述对应节点中的其中一节点且用以控制该其中一节点如何被驱动以响应所述位置信号的其中一对应位置信号的一第一状态以及该第一节点的一第二状态，所述驱动器的每一驱动器包括：以位置为基础的多核与多封装逻辑电路，其用以当该第一状态指示该总线终端位置且该第二状态指示该封装位于该远方终端时，致能一上拉逻辑电路与一第一下拉逻辑电路，当该第一状态指示该内部位置且该第二状态指示该封装位于该远方终端时，则去能该上拉逻辑电路与致能该第一下拉逻辑电路与一第二下拉逻辑电路，并且当该第二状态指示该封装位于该总线的内部时，去能该上拉逻辑电路与致能该第一下拉逻辑电路与该第二下拉逻辑电路。