Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwedung eines gemeinsamen Ätzprozesses für Aussparungen

摘要

Es werden unterschiedliche verformungsinduzierende Halbleiterlegierungen in die Drain- und Sourcebereiche unterschiedlicher Transistoren in komplexen Halbleiterbauelementen eingebettet, indem zumindest die jeweiligen Aussparungen in einer gemeinsamen Fertigungssequenz strukturiert werden. Somit kann der Ätzprozess auf der Grundlage einer besseren Gleichmäßigkeit ausgeführt werden, und die nachfolgenden epitaktischen Aufwachsprozesse können in einigen anschaulichen Ausführungsformen auf der Grundlage lediglich eines einzelnen zusätzlichen Lithographieschrittes durchgeführt werden.