| 发明名称 | 配线电路基板及其制造方法 | ||
| 摘要 | 为了提供端子部和外部端子的连接可靠性有所提高、且可确保高生产率及低成本化的配线电路基板及该配线电路基板的制造方法，在绝缘基底层(2)上同时形成含有与电子零部件(21)的外部端子(22)连接用的端子部(6)的导体图案(3)和判定有无因绝缘覆盖层(4)的形成而形成的阻碍端子部(6)与外部端子(22)的连接的阻碍部分(23)的判定标记(8)后，形成绝缘覆盖层(4)使形成端子部(6)及判定标记(8)露出的开口部(7)，并覆盖导体图案(3)。然后，以从绝缘覆盖层(4)的开口部(7)露出的判定标记(8)为基准，判定阻碍部分(23)的有无。 | ||
| 申请公布号 | CN1819746B | 申请公布日期 | 2010.09.08 |
| 申请号 | CN200610004340.7 | 申请日期 | 2006.01.25 |
| 申请人 | 日东电工株式会社 | 发明人 | 高吉勇一;市川和志;内藤俊树 |
| 分类号 | H05K3/28(2006.01)I | 主分类号 | H05K3/28(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 侯颖媖 |
| 主权项 | 一种配线电路基板，它是具备绝缘基底层、形成于前述绝缘基底层上的导体图案、在前述绝缘基底层上形成、并覆盖前述导体图案的绝缘覆盖层的配线电路基板，其特征在于，前述导体图案包含与外部端子连接的端子部，前述绝缘覆盖层中对应于前述端子部形成了开口部，在从前述开口部露出的前述绝缘基底层上，在前述外部端子连接的安装位置与前述开口部的端缘之间，判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的多个判定标记被设置在前述端子部的近旁，将向前述安装位置一侧超过连接各前述判定标记的基准线的部分判定为阻碍部分。 | ||
| 地址 | 日本大阪府 | ||