一种用于调试程序的硬件断点电路

摘要

一种用于调试程序的硬件断点电路，包括：用于存储第一断点条件信息的第一断点寄存器；第一断点比较器；用于存储第二断点条件信息的第二断点寄存器；第二断点比较器；断点控制寄存器，用于控制第一断点和第二断点的发生次序；第一与门；第二与门；第三与门，用于当来自第二或门的信息和第一断点条件发生信号均有效时，则输出第一断点请求信号；第四与门，用于当来自第三或门的信息和第二断点条件发生信号均有效时，则输出第二断点请求信号；第一或门，用于向微控制器发出断点请求信号。本发明可以等到某个断点条件发生后才允许其它断点发生时发送断点请求，给仿真调试带了很大的方便，缩短了产品开发的周期。

主权项

一种用于调试程序的硬件断点电路，其特征在于：包括：用于存储第一断点条件信息的第一断点寄存器；第一断点比较器，根据来自总线的信息与所述第一断点寄存器的信息的比较结果，产生第一断点条件发生信号；用于存储第二断点条件信息的第二断点寄存器；第二断点比较器，根据来自总线的信息和所述第二断点寄存器的信息的比较结果，产生第二断点条件发生信号；断点控制寄存器，用于控制第一断点和第二断点的发生次序，该断点控制寄存器被配置为第一控制信息或第二控制信息；第一控制信息被配置：表示第二断点条件已经发生且第一断点条件发生时向微控制器发送断点请求信号；第二控制信息被配置：表示第一断点条件已经发生且第二断点条件发生时向微控制器发送断点请求信号；第一与门，该第一与门的一个输入端接收来自所述断点控制寄存器的第一控制信息，该第一与门的另一个输入端用于接收所述第二断点条件发生信号；第二与门，该第二与门的一个输入端接收来自所述断点控制寄存器的第二控制信息，该第二与门的另一个输入端用于接收所述第一断点条件发生信号；第三与门，该第三与门的一个输入端接收来自所述第一与门的信息，该第三与门的另一个输入端接收来自所述第一断点比较器的第一断点条件发生信号，当来自第一与门的信息和第一断点条件发生信号均有效时，则输出第一断点请求信号；第四与门，该第四与门的一个输入端接收来自所述第二与门的信息，该第四与门的另一个输入端接收来自所述第二断点比较器的第二断点条件发生信号，当来自第二与门的信息和第二断点条件发生信号均有效时，则输出第二断点请求信号；第一或门，该第一或门的一个输入端与所述第三与门的输出端连接，该第一或门的另一个输入端与所述第四与门的输出端连接，用于向微控制器发出断点请求信号。