用于页内程序计数器相对或绝对地址转移指令的转换后备缓冲器（TLB）访问抑制

摘要

在流水线式处理器中，位于指令高速缓存之前的预解码器计算PC-相对和绝对地址转移指令的转移目标地址(BTA)。所述预解码器将BTA与转移指令地址(BIA)进行比较，以确定目标与指令是否位于相同的存储器页内。将对此进行指示的转移目标相同页(BTSP)位写入高速缓存中并将其与所述指令关联。在所述转移得到执行且评价为进行转移时，如果BTSP位指示BTA与BIA位于相同的页内，则抑制对BTA的许可属性进行检验的TLB访问。由于抑制TLB访问且BTA/BIA比较仅在第一次提取转移指令时执行一次，因此这会降低功率消耗。另外，预解码器会从BTA产生和选择关键路径中消除BTA/BIA比较。

主权项

一种降低流水线式处理器内的功率消耗的方法，所述方法包括：在将转移指令置于存储指令的高速缓存内之前，在所述流水线式处理器的执行期间检测所述转移指令的目标地址是否位于包括与所述转移指令相关联的转移指令地址的存储器页内，其中所述检测由预解码器执行并产生检测输出；及当所述预解码器的所述检测输出指示所述转移指令的所述目标地址位于包括与所述转移指令相关联的所述转移指令地址的所述存储器页内时，在自所述目标地址提取指令时，抑制对转换后备缓冲器的访问。