用于半导体载体的低欧姆衬底通孔互连

摘要

本发明描述了一种用于半导体衬底(600)上形成的电子芯片的低欧姆晶片通孔互连(TWI)。该TWI包括在衬底(600)的前表面和背表面之间延伸的第一连接部(610)。第一连接部(610)包括填充有低欧姆材料的通孔，该材料的电阻率低于多晶硅。该TWI还包括也在前表面和背表面之间延伸的第二连接部(615)。第二连接部(615)与第一连接部(610)在空间上由半导体衬底(600)的至少一部分隔开。前表面设有集成电路布置(620)，其中，第一连接(610)电耦合到集成电路布置(620)的至少一个节点而不穿透集成电路布置(620)。在处理TWI期间，首先可以用非金属材料，例如多晶硅来填充通孔。当在前表面上形成集成部件(620)之后，可以减薄衬底(600)，并可以用低欧姆材料，尤其是金属材料来替代非金属材料。

主权项

一种用于制造半导体载体结构(600)的方法，所述半导体载体结构(600)包括在半导体衬底(100，600)的前表面(101)和背表面(102)之间延伸的第一连接部(610)和第二连接部(615)，所述方法包括如下步骤：从所述前表面(101)开始在所述半导体衬底(200)中形成第一沟槽(210)和第二沟槽(215)，其中-每个沟槽(210，215)都具有预定的最小深度，并且-通过所述半导体衬底(200)的至少一部分使两个沟槽(210，215)在空间上彼此隔开，利用非金属填充材料填充所述第一沟槽(410)和所述第二沟槽(415)，在所述前表面(401)形成CMOS电路布置(520，620)，从所述背表面(102，502)开始减薄所述半导体衬底(400)，使得-被填充的沟槽(510，515)的背侧前端未被覆盖，并且-所述第一沟槽表示所述第一连接部，且所述第二沟槽表示所述第二连接部，至少部分地去除所述第一沟槽(510)内的所述非金属填充材料，以及利用电阻率低于多晶硅的低欧姆材料填充所述第一沟槽(310，410)，使得-所述第一连接部(610)电耦合到所述CMOS电路布置(620)的至少一个节点而不穿透所述CMOS电路布置(620)。