| 发明名称 | 高电压半导体器件 | ||
| 摘要 | 本发明描述了具有更好的电压闭锁能力相对特征导通电阻的权衡的中/高电压半导体器件的实现方法。该方法不需要任何附加工艺步骤，就可以在基线和亚微米CMOS中实现。诸如晶体管之类的CMOS半导体器件是已知的。典型地，由于诸如电压击穿等效应，这种器件在高电压(HV)下仅具有有限的应用。多数IC(集成电路)的应用需要针对电源的DC:DC升降转换的功率管理单元。典型地，针对这种应用，需要具有从10V升到10V-25V的能力的诸如晶体管之类的NMOS和PMOS半导体器件。 | ||
| 申请公布号 | CN101828253A | 申请公布日期 | 2010.09.08 |
| 申请号 | CN200880111827.2 | 申请日期 | 2008.10.16 |
| 申请人 | NXP股份有限公司 | 发明人 | 简·雄斯基;安科·黑林格 |
| 分类号 | H01L21/329(2006.01)I;H01L21/331(2006.01)I;H01L21/336(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I;H01L29/861(2006.01)I;H01L29/40(2006.01)I;H01L29/739(2006.01)I | 主分类号 | H01L21/329(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 潘剑颖 |
| 主权项 | 一种用于高栅极电压应用的半导体器件，包括优选为STI区域的衬底区域中的至少一个电介质、位于所述至少一个电介质区域之间的一个或多个半导体区域、位于所述至少一个电介质区域上并在所述至少一个电介质区域上延展的侧面中的一个或多个导电延展部分，其中，所述一个或多个延展部分通过电介质区域在延展部分边缘与电介质边缘之间的一部分，与所述一个或多个半导体区域进行电容性交互。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||