| 主权项 |
一种包含记忆体之积体电路元件，其至少包含：一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在一基材中之一深沟渠内的储存电容器，该储存电容器具有一氧化物沟渠环；一闸极导体，其在该深沟渠中覆盖于该储存电容器上；及一带状扩散区域，与该储存电容器相邻并介于该氧化物沟渠环与该闸极导体间；数个隔离区域，位在该DRAM胞的任一侧，该些隔离区域系延伸至该闸极导体下方；及一衬垫层，其包含一与该些隔离区域相邻的氮化物，并至少在每一隔离区域及该闸极导体之间延伸，且延伸至在该带状扩散区域下的该氧化物沟渠环。如申请专利范围第1项所述之积体电路元件，其中该衬垫层包含一种矽-氧-氮化合物。如申请专利范围第1项所述之积体电路元件，其中该衬垫层系沿着该些隔离区域及其下方延伸。一种包含记忆体之积体电路元件，其包含：一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在一基材中之一深沟渠内的储存电容器；及一闸极导体，其在该深沟渠中覆盖于该储存电容器上；一区域系与该闸极导体相邻并含有一掺杂物；数个隔离区域，位在该DRAM胞的任一侧，该些隔离区域系延伸至该闸极导体下方；一衬垫层，其包含一与该些隔离区域相邻的氮化物，并至少在每一隔离区域及该闸极导体之间延伸；以及一氧化物层，其位于该闸极导体及该内含掺杂物之区域间且在该些隔离区域之间延伸；其中该氧化物层及隔离区域界定出该闸极导体与该内含掺杂物之区域的角落区域，且其中该衬垫层于该DRAM胞后续热处理期间减少该些角落区域中的掺杂物耗尽。如申请专利范围第4项所述之积体电路元件，其中该与该闸极导体相邻之内含掺杂物之区域中包含一通道。如申请专利范围第4项所述之积体电路元件，其中该掺杂物包含硼。一种包含记忆体之积体电路元件，其包含一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在一基材中之一深沟渠内的储存电容器；及一闸极导体，其在该深沟渠中覆盖于该储存电容器上；数个隔离区域，位在该DRAM胞的任一侧，该些隔离区域系延伸至该闸极导体下方；一衬垫层，其包含一与该些隔离区域相邻的氮化物，并至少在每一隔离区域及该闸极导体之间延伸；以及一平面支持元件，其与该DRAM胞相邻，该平面支持元件包括一由热所生成的氧化物层。如申请专利范围第7项所述之积体电路元件，其中该DRAM胞的该储存电容器系延伸至该些隔离区域与该衬垫层下方。如申请专利范围第7项所述之积体电路元件，其中一垂直金属氧化物半导体场效电晶体(MOSFET)覆盖于该储存电容器之上，该金属氧化物半导体场效电晶体包含该闸极导体及一硼掺杂通道。一种包含记忆体之积体电路元件，包含：一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在一矽基材中之一深沟渠内的储存电容器，及一在该深沟渠中覆盖该储存电容器的闸极导体，一与该闸极导体相邻含有一硼掺杂物的区域；数个隔离区域，位在该DRAM胞的任一侧，该些隔离区域系延伸至该闸极导体下方；一衬垫层，其包含一与该些隔离区域相邻的矽-氧-氮化合物，并至少在每一隔离区域及该闸极导体之间延伸；及一氧化物层，介于该闸极导体与该内含硼掺杂物之区域间且在该些隔离区域之间延伸；其中该氧化物层及隔离区域界定出该闸极导体与该内含硼掺杂物之区域的角落区域，且其中该衬垫层系于该DRAM胞后续热处理期间减少该些角落区域中的硼耗尽。如申请专利范围第10项所述之积体电路元件，其中该衬垫层系沿着该些隔离区域及其下方延伸。如申请专利范围第10项所述之积体电路元件，其中该与闸极导体相邻的内含硼掺杂物之区域包含一通道，且其中一包含该闸极导体及该硼掺杂通道的垂直金属氧化物半导体场效电晶体(MOSFET)系覆盖于该储存电容器之上。如申请专利范围第10项所述之积体电路元件，更包括一与该DRAM胞相邻之平面支持元件，该平面支持元件包括一由热所生成的氧化物层。如申请专利范围第10项所述之积体电路元件，其中该DRAM胞的该储存电容器系延伸至该些隔离区域及衬垫层下方。一种包含记忆体之积体电路元件的制造方法，包含：提供一基材；在该基材中蚀刻一沟渠；在该沟渠中形成一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在该沟渠一下方端的储存电容器，及一在该沟渠中覆盖该储存电容器的闸极导体；掺杂在该基材中与该闸极导体相邻之区域；在该DRAM胞相邻处形成沟渠，该些沟渠延伸至该闸极导体下方；于该DRAM胞任一侧的沟渠中在与该闸极导体相邻处形成一隔离衬垫层，该隔离衬垫层包含一氮化物；在该DRAM胞任一侧之沟渠中形成隔离区域；及之后，对该DRAM胞施以高温的热处理，该DRAM胞包括与该闸极导体相邻之内含掺杂物的区域；其中，相较于一几乎不含氮的氧化物隔离衬垫层来说，该包含一氮化物的隔离衬垫层可减少与该闸极导体相邻区域中因该热处理所致之掺杂物分离现象。如申请专利范围第15项所述之方法，其中该掺杂物是硼。如申请专利范围第15项所述之方法，其中该衬垫层包含一矽-氧-氮化合物。如申请专利范围第15项所述之方法，其中该衬垫层系形成在该DRAM胞任一侧之沟渠壁上，使得该衬垫层沿着该些隔离区域及其下方延伸。如申请专利范围第15项所述之方法，更包括在该闸极导体与该内含掺杂物的区域之间形成一氧化物层，并延伸于该些隔离区域之间，其中该氧化物层及隔离区域界定出该闸极导体与该内含掺杂物之区域的角落区域，且其中该衬垫层系减少后续热处理期间在该些角落区域中的掺杂物耗尽。如申请专利范围第15项所述之方法，其中该DRAM胞的该储存电容器系延伸至该些隔离区域及衬垫层下方。如申请专利范围第15项所述之方法，其中该热处理包括在该基材上与该些隔离区域相邻处形成一支持元件。如申请专利范围第15项所述之方法，其中在该基材中与该闸极导体相邻的区域包含一垂直金属氧化物半导体场效电晶体(MOSFET)的通道。一种包含记忆体之积体电路元件的制造方法，包含：提供一矽基材；在该矽基材中蚀刻一沟渠；在该沟渠中形成一动态随机存取记忆体(DRAM)胞，该DRAM胞具有一形成在该沟渠一下方端的储存电容器，一在该沟渠中覆盖该储存电容器的闸极导体，及一与该闸极导体相邻之介于该闸极导体及该矽基材间的氧化物层；以硼掺杂在该矽基材中与该闸极导体相邻之区域，而形成一含硼掺杂物之区域；在该DRAM胞相邻处形成沟渠，该些沟渠延伸至该闸极导体下方；于该DRAM胞任一侧的沟渠中在与该闸极导体相邻处形成一隔离衬垫层，该衬垫层包含一矽-氧-氮化合物；在该DRAM胞任一侧之沟渠中形成隔离区域，其中该氧化物层及隔离区域界定出该闸极导体与该含硼掺杂物之区域的角落区域，及之后，对该DRAM胞施以高温的热处理，该DRAM胞包括与该闸极导体相邻之该含硼掺杂物的区域；其中，相较于一几乎不含氮的氧化物隔离衬垫层来说，该内含氮化物的隔离衬垫层可减少与该闸极导体相邻的角落区域中因该热处理所致之硼掺杂物分离现象。如申请专利范围第23项所述之方法，其中该衬垫层系形成在该DRAM胞任一侧之沟渠壁上，使得该衬垫层沿着该些隔离区域及其下方延伸。如申请专利范围第23项所述之方法，其中该DRAM胞的该储存电容器系延伸至该些隔离区域及衬垫层下方。如申请专利范围第23项所述之方法，其中该热处理包括在该基材上与该些隔离区域相邻处形成一支持元件。如申请专利范围第23项所述之方法，其中在该基材中与该闸极导体相邻的区域包含一垂直金属氧化物半导体场效电晶体(MOSFET)的通道。 |
