| 主权项 |
一种在定域绝缘体上矽上方形成无电容器之DRAM之方法，该方法包含：提供一矽基板；在该矽基板内界定一矽柱阵列；于该矽基板之至少一部分的顶上且在该等矽柱之间界定一绝缘体层；在该绝缘体层之顶上围绕该等矽柱界定一绝缘体上矽层；及于该绝缘体上矽层之内及之上形成一无电容器之DRAM。如请求项1之方法，其中界定该矽柱阵列包含使用光微影技术蚀刻该矽基板。如请求项1之方法，其中界定该绝缘体层包含：在该矽基板上方沉积一绝缘体材料达一至少等于该等矽柱之一高度的高度；及平坦化该等绝缘体材料及矽基板。如请求项3之方法，其中界定该绝缘体上矽层包含：蚀刻掉围绕该等矽柱之该绝缘体层之至少一部分以界定围绕该等矽柱之沟槽；及曝露包含该等矽柱之至少某些矽材料。如请求项4之方法，其中界定该绝缘体上矽层进一步包含：藉由选择性磊晶而相邻于该等矽柱之侧壁沉积矽扩张。如请求项5之方法，其中界定该绝缘体上矽层进一步包含：于该等沟槽内沉积额外矽且藉由横向磊晶再成长来转化该额外矽。如请求项4之方法，其中界定该绝缘体上矽层进一步包含：于该等沟槽内沉积矽且藉由横向磊晶再成长来转化该矽。如请求项1之方法，其中形成该无电容器之DRAM包含：形成一由一对记忆体单元共用之共同源极，该等记忆体单元进一步包含两个浮体、两个闸极及两个汲极。如请求项8之方法，其中形成该无电容器之DRAM进一步包含：在该绝缘体上矽层内形成两个浮体。如请求项1之方法，其进一步包含：在该记忆体晶片上界定一边缘区域及一记忆体阵列区域；及在该记忆体阵列区域中界定该绝缘体上矽层，而未在该边缘区域之至少一部分中形成一绝缘体上矽区域。如请求项10之方法，其中形成该至少一无电容器之DRAM单元进一步包含在该至少一绝缘体上矽层内界定至少一浮体。如请求项11之方法，其中形成该无电容器之DRAM包含在该记忆体阵列区域中为每两个浮体界定一单一、共用源极。一种操作一无电容器之DRAM之方法，该方法包含：使一浮体处于一第一状态中；及藉由量测该无电容器之DRAM之一源极处的一第一电流来侦测该第一状态；其中该浮体系界定于一定域绝缘体上矽内，且其中该定域绝缘体上矽是被凹陷在一矽结构中。如请求项13之方法，其中使该浮体处于该第一状态中包含：相对于一闸极处之一闸极电压升高一汲极处之一汲极电压。如请求项14之方法，其进一步包含：使该浮体处于一第二状态中；及藉由量测该源极处之一第二电流来侦测该第二状态。如请求项15之方法，其中使该浮体处于该第二状态中包含：相对于该汲极电压来升高该闸极电压。如请求项16之方法，其中该第一电流大于该第二电流。如请求项15之方法，其中该第一状态表示一"1"位元，且该第二状态表示一"0"位元。一种无电容器之动态随机存取记忆体系统，包含：一矽基板；位于该矽基板一部份上之一绝缘体层；在该绝缘体层上且横向环绕之一定域绝缘体上矽层；从该矽基板到该绝缘体上矽层延伸穿越该绝缘层之一半导体柱；一源极；一第一汲极及一第二汲极；形成于该源极及该第一汲极之一第一浮体，及形成于该源极及该第二汲极之一第二浮体，该等浮体被定义于该定域绝缘体上矽层之间，其中该绝缘体环绕该源极；且邻近于该第一浮体之一第一闸极，及邻近于该第二浮体之第二闸极。如请求项19之系统，其中该第一浮体及该第二浮体是多余的。如请求项20之系统，其中该源极经组态以传导一具有指示三个状态之值之电流，该等三个状态包含：一第一状态，其中该第一浮体及该第二浮体储存一"0"位元；一第二状态，其中该第一浮体及该第二浮体中之一者储存一"0"位元，而另一者储存一"1"位元；及一第三状态，其中该第一浮体及该第二浮体储存一"1"位元，且其中该第二状态及该第三状态在电流侦测上并无差异。如请求项21之系统，其中当该第一汲极被置于相对该第一闸极之一第一昇压时，该第一浮体经组态以达到第一状态。如请求项22之系统，其中当该第一闸极被置于相对该第一汲极之一第二昇压时，该第一浮体经组态以达到该第二状态。如请求项23之系统，其中该第一状态导致在该源极之一增加源电流，且该第二状态导致在该源极之一减少源电流。如请求项20之系统，其中该等浮体是由闸极引发汲极漏电流来操作。如请求项19之系统，其中该源极经组态以传导一具有指示三个状态之值的电流，该等三个状态包含：一第一状态，其中该第一浮体及该第二浮体储存一"0"位元；一第二状态，其中该第一浮体及该第二浮体中之一者储存一"0"位元，而另一者储存一"1"位元；及一第三状态，其中该第一浮体及该第二浮体储存一"1"位元，且其中该第二状态及该第三状态在电流侦测上并无差异。如请求项26之系统，其中当该第一汲极被置于相对该第一闸极之一第一昇压时，该第一浮体经组态以达到第一状态。如请求项27之系统，其中当该第一闸极被置于相对该第一汲极之一第二昇压时，该第一浮体经组态以达到该第二状态。如请求项28之系统，其中该第一状态导致在该源极之一增加源电流，且该第二状态导致在该源极之一减少源电流。如请求项26之系统，其中该等浮体是由闸极引发汲极漏电流来操作。如请求项26之系统，其中当该第二汲极被置于相对该第二闸极之一第一昇压时，该第二浮体经组态以达到第一状态。如请求项31之系统，其中当该第二闸极被置于相对该第二汲极之一第二昇压时，该第二浮体经组态以达到第二状态。如请求项32之系统，其中该第一状态导致在该源极之一增加源电流，且该第二状态导致在该源极之一减少源电流。一种形成一记忆体晶片之方法，该方法包含：在该记忆体晶片上界定一边缘区域及一记忆体阵列区域；及在该记忆体阵列区域中形成至少一绝缘体上矽区域，而未在该边缘区域之至少一部分中形成一绝缘体上矽区域；在至少一绝缘体上矽区域上及一绝缘体上矽区域内形成至少一无电容器DRAM单元。如请求项34之方法，其中形成该至少一无电容器之DRAM单元进一步包含在该至少一绝缘体上矽区域内界定至少一浮体。如请求项35之方法，其中形成至少一无电容器之DRAM单元进一步包含在该记忆体阵列区域中为每两个浮体界定一单一、共用源极。如请求项34之方法，其中形成至少一绝缘体上矽区域包含藉由横向磊晶附生在一绝缘体上形成一矽层。如请求项37之方法，其中形成至少一绝缘体上矽区域进一步包含在横向磊晶附生前形成一突出穿越该绝缘体之矽柱。如请求项38之方法，其中形成至少一绝缘体上矽区域包含在该柱内蚀刻一凹槽且沉积该绝缘体进入该凹槽中。如请求项38之方法，进一步包含凹陷该绝缘体，使得在横向磊晶附生前该柱突出该绝缘体上。如请求项34之方法，其中形成该至少一无电容器DRAM单元进一步包含在该至少一绝缘体上矽区域内界定至少一浮体。如请求项41之方法，其中形成该至少一无电容器DRAM单元进一步包含在该记忆体阵列区域中为每两个浮体界定一单一、共用源极。一种形成一记忆体晶片之方法，该方法包含：界定在该记忆体晶片上之一主动区域；在一主动区域内形成一矽柱；用一绝缘体层填满一围绕该矽柱周围之渠沟；凹陷该绝缘层以曝光该矽柱之一上面部分；在该矽柱周围之该凹陷之绝缘层上形成磊晶矽；在该磊晶矽上及该磊晶矽内形成至少一无电容器DRAM单元。如请求项43之方法，其中形成磊晶矽包含在凹陷之绝缘层上长出大约50@sIMGCHAR!d10008.TIF@eIMG!及100@sIMGCHAR!d10009.TIF@eIMG!之矽。如请求项44之方法，进一步包含：在该磊晶矽中界定一浮体；在该矽柱顶端界定用于该浮体之一源极，其中该浮体将该源极从汲极分离；及界定连接至该共同源极之一位元线。一种无电容器之动态随机存取记忆体系统，包含：一矽基板；位于该矽基板之一部份上方之一绝缘层；在该绝缘体层之顶上方且横向环绕之一定域绝缘体上矽层，其中该定域绝缘体上矽层是被凹陷在一矽结构中；从该矽基板到该绝缘体上矽层延伸穿越该绝缘层之一半导体柱；一源极；一汲极；在该源极及该汲极间形成之一浮体，该浮体被界定在该定域绝缘体上矽层内，其中该绝缘体环绕该源极；邻近该第一浮体之一第一闸极；及在该绝缘体上矽层内及该绝缘体上矽层上形成之一无电容器DRAM。 |
