发明名称 致能与提供一总线上的一多核环境的装置与方法
摘要 一种致能与提供一总线上的一多核环境的装置与方法,其中该总线由主动终端阻抗控制,该装置包括一通讯协定分析器与多个驱动器。通讯协定分析器位于一处理器核内且用以接收一个或以上的通讯协定信号,并且表示该处理器核是否拥有该总线。多个驱动器耦接于该通讯协定分析器,每一驱动器包括多个对应节点的其中一节点,且用以控制该其中一节点如何被驱动以响应该处理器核是否拥有该总线。每一该驱动器包括以通讯协定为基础的多核逻辑电路,用以当该处理器核拥有该总线时致能一上拉逻辑电路,以及当该处理器核未拥有该总线时去能该上拉逻辑电路。本发明提供良好的总线主动阻抗控制并保留所需的传输线特性。
申请公布号 CN101819558A 申请公布日期 2010.09.01
申请号 CN201010146505.0 申请日期 2010.04.12
申请人 威盛电子股份有限公司 发明人 达鲁斯·D·嘉斯金斯;詹姆斯·R·隆柏格
分类号 G06F13/40(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人 刘新宇;王璐
主权项 一种致能一总线上的一多核环境的装置,其特征在于,该总线由主动终端阻抗控制,该装置包括:一通讯协定分析器,其位于一处理器核内且用以接收一个或以上的通讯协定信号,并且表示该处理器核是否拥有该总线;多个驱动器,耦接于该通讯协定分析器,每一驱动器包括多个对应节点的其中一节点,且用以控制该其中一节点如何被驱动以响应该处理器核是否拥有该总线,每一该驱动器包括:以通讯协定为基础的多核逻辑电路,用以当该处理器核拥有该总线时致能一上拉逻辑电路,以及当该处理器核未拥有该总线时去能该上拉逻辑电路。
地址 中国台湾台北县