发明名称 带粘接膜半导体芯片的制造方法及用于该制造方法的半导体用粘接膜、以及半导体装置的制造方法
摘要 本发明提供一种带粘接膜半导体芯片的制造方法,其具备以下工序:准备层叠体的工序,其至少将由多个半导体芯片构成的分割完成的半导体晶片、半导体用粘接膜和切割带进行层叠,所述由多个半导体芯片构成的分割完成的半导体晶片是通过在半导体晶片的一个面上以比半导体晶片的厚度小的深度形成将半导体晶片区分成多个半导体芯片的切痕、并将半导体晶片的未形成切痕的另一个面研削至达到所述切痕而得到的,所述半导体用粘接膜具有1~15μm范围的厚度、具有小于5%的拉伸断裂伸长率、且该拉伸断裂伸长率小于最大负荷时的伸长率的110%;将多个半导体芯片分别沿层叠体的层叠方向拾起,从而分割半导体用粘接膜,得到带粘接膜半导体芯片的工序。
申请公布号 CN101821834A 申请公布日期 2010.09.01
申请号 CN200880110828.5 申请日期 2008.10.07
申请人 日立化成工业株式会社 发明人 畠山惠一;中村祐树
分类号 H01L21/301(2006.01)I;H01L21/304(2006.01)I;H01L21/52(2006.01)I 主分类号 H01L21/301(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 张宝荣
主权项 一种带粘接膜半导体芯片的制造方法,其具备以下工序:准备层叠体的工序,其至少将由多个半导体芯片构成的分割完成的半导体晶片、半导体用粘接膜和切割带进行层叠,所述由多个半导体芯片构成的分割完成的半导体晶片是通过在半导体晶片的一个面上以比所述半导体晶片的厚度小的深度形成将所述半导体晶片区分成多个半导体芯片的切痕、并将所述半导体晶片的未形成所述切痕的另一个面研磨至达到所述切痕而得到的,所述半导体用粘接膜具有1~15μm范围的厚度、具有小于5%的拉伸断裂伸长率、且该拉伸断裂伸长率小于最大负荷时的伸长率的110%;以及将所述多个半导体芯片分别沿所述层叠体的层叠方向拾起,从而分割所述半导体用粘接膜,得到带粘接膜半导体芯片的工序。
地址 日本东京都