仿真系统中使用的具有集成调试功能的可重构集成电路

摘要

一种集成电路，包括多个逻辑元件(LE)和一个部分扫描寄存器，每个逻辑元件具有多个输出。使多个LE工作通过根据相应地加给LE的多个输入信号产生多个输出信号。部分扫描寄存器可被重构连接到所选的几个LE，这样，当被启动时，部分扫描寄存器可工作以在扫描总线上捕捉和输出在工作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录，其中部分扫描寄存器通过利用与工作时钟成适当比例的扫描时钟而被启动。

主权项

一种用在仿真系统中的集成电路，包括：多个逻辑元件(LE)，可重构用以仿真集成电路设计的电路元件，每个元件具有多个输出，其中LE工作后可根据相应地加到LE的多个输入信号产生多个输出信号；以及部分扫描寄存器，用以在扫描总线上捕捉和输出在操作时钟的一个特定时钟周期内由LE的一个所选子集仿真的电路元件的信号状态值的记录；以及与多个LE和部分扫描寄存器耦合的可重构网络，用以在工作时钟的一个特定时钟周期中穷举且可重构地连接部分扫描寄存器至LE的所选子集。