深度包过滤器及深度包过滤方法

摘要

本发明涉及改进的深度包过滤器系统。其被设计成优化用于高速网络业务量的动态模式的搜索。该改进的深度包过滤器系统是具有优化的逻辑区域的基于硬件的系统。一种优化技术是在硬件设计享公用子逻辑以便减小所需的门数量。另一优化技术是使用内置存储器来存储部分模式集，也会导致减少门。逻辑区域的减少允许在单个现场可编程阵列芯片上实现深度包过滤器系统。

主权项

一种深度包过滤器，包括：前缀搜索逻辑电路，配置成比较输入数据的第一非报头部分与前缀模式；耦合到所述前缀搜索逻辑电路的存储器，所述存储器存储多个后缀模式；包括多个逻辑门的地址编码器，所述地址编码器被配置成基于输入数据的第一非报头部分与前缀模式的匹配，生成后缀索引，其中，所述地址编码器基于所述逻辑门的一个或多个输出的组合生成所述后缀索引；以及比较器逻辑电路，配置成比较输入数据的第二非报头部分与基于所生成的后缀索引识别的后缀模式，其中，基于第二非报头部分与所识别的后缀模式的比较，允许输入数据通过或不允许输入数据通过。