发明名称 电阻性存储元件的双回路检测方案
摘要 检测电阻性存储元件的电阻状态的方法和装置包括产生与存储单元的电阻相关的第一电流。在第一检测时间期间把所述第一电流加到第二电流,并且在第二检测时间期间从第三电流减去所述第一电流。利用电容器对所述第一、第二和第三电流进行时间积分,并且利用时钟控制的计数器对所述电容器上的结果电压信号进行计时。然后,使时钟控制的计数器的数字输出的时间平均值与存储单元的电阻相关,从而与电阻性存储元件的电阻状态相关。
申请公布号 CN101814312A 申请公布日期 2010.08.25
申请号 CN200910208891.9 申请日期 2003.07.30
申请人 微米技术有限公司 发明人 R·J·贝克
分类号 G11C7/06(2006.01)I;G11C11/16(2006.01)I 主分类号 G11C7/06(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 张亚宁;蒋骏
主权项 一种检测存储单元的逻辑状态的方法,所述方法包括:将计数器的计数值预置为预置计数值;利用充电电流在第一多个时间间隔期间对电容器充电,所述第一多个时间间隔的每一个时间间隔期间时间间隔当对所述电容器的周期检测表示其上的第一电压已超过阈电压时被终止;在第二多个时间间隔期间利用放电电流将所述电容器放电,所述第二多个时间间隔的每一个时间间隔期间时间间隔当对所述电容器的周期检测表示其上的第二电压已低于所述阈电压时被终止;利用另外的电流补充所述的充电和放电电流,所述另外的电流将延长一个或多个所述第二多个时间间隔期间的时间间隔,以便形成第三多个延长的时间间隔,所述另外的电流与存储单元的电阻性元件的电阻值有关,所述电阻值对应于所述存储单元的逻辑状态;在所述第一多个时间间隔期间周期性地递增所述计数器的计数值,并且在所述第二和第三多个时间间隔期间周期性地递减所述计数器的计数值,以便产生所述计数值随时间的净变化量;以及建立所述计数值随时间的所述净变化量与所述存储单元的所述逻辑状态之间的关系。
地址 美国爱达荷州