静电放电防护结构;ELECTRO-STATIC DISCHARGE PROTECTION STRUCTUR

摘要

本创作所揭露之一种具静电放电防护之显示面板，静电放电防护结构包括虚拟薄膜电晶体，其中源极与汲极之图案配置选自至少下列之一：无鼻翼之棒状结构、其上分别具有至少一突状图案、虚拟薄膜电晶体之通道长度小于画素中之常态薄膜电晶体之通道长度，以利于释放静电荷。

主权项

1.一种静电放电防护结构，系制作于一液晶显示器之基板上，该液晶显示器基板上包含具有一常态薄膜电晶体与一虚拟薄膜电晶体之画素阵列；复数扫描线及复数资料线交错配置于该画素阵列，该静电放电防护结构包含：一虚拟扫描线与一虚拟资料线，配置于该画素阵列中，其中该虚拟扫描线与该虚拟资料线为该复数扫描线及该复数资料线之一第一条扫描线与一第一条资料线；该虚拟薄膜电晶体，对应配置于该第一条扫描线或该第一资料线以利于释放静电荷，其中该虚拟薄膜电晶体包括一源极、一汲极与一闸极，其中该源极或该汲极之图案系配置为无鼻翼之棒状结构。 ;2.如申请专利范围第1项之静电放电防护结构，其中该基板包含一显示区域，该虚拟资料线系制作于该显示区域外，用以做为诱发静电放电发生的区域。 ;3.如申请专利范围第1项之静电放电防护结构，其中该虚拟薄膜电晶体之该闸极系连接至对应列的该虚拟扫描线，其中该虚拟薄膜电晶体之该汲极连接至对应行的该虚拟资料线。 ;4.一种静电放电防护结构，系制作于一液晶显示器之基板上，该液晶显示器基板上包含具有一常态薄膜电晶体与一虚拟薄膜电晶体之画素阵列；复数扫描线及复数资料线交错配置于该画素阵列，该静电放电防护结构包含：一虚拟扫描线与一虚拟资料线，配置于该画素阵列中，其中该虚拟扫描线与该虚拟资料线为该复数扫描线及该复数资料线之一第一条扫描线与一第一条资料线；一虚拟薄膜电晶体，对应配置于该第一条扫描线或该第一资料线以利于释放静电荷，其中该虚拟薄膜电晶体包括一源极、一汲极与一闸极，其中该源极或该汲极之图案系配置为至少一突状图案配置于该汲极与该闸极之一。 ;5.如申请专利范围第4项之静电放电防护结构，其中该基板包含一显示区域，该虚拟资料线系制作于该显示区域外，用以做为诱发静电放电发生的区域。 ;6.如申请专利范围第4项之静电放电防护结构，其中该虚拟薄膜电晶体之该闸极系连接至对应列的该虚拟扫描线，其中该虚拟薄膜电晶体之该汲极连接至对应行的该虚拟资料线。 ;7.一种静电放电防护结构，系制作于一液晶显示器之基板上，该液晶显示器基板上包含具有一常态薄膜电晶体与一虚拟薄膜电晶体之画素阵列；复数扫描线及复数资料线交错配置于该画素阵列，该静电放电防护结构包含：一虚拟扫描线与一虚拟资料线，配置于该画素阵列中，其中该虚拟扫描线与该虚拟资料线为该复数扫描线及该复数资料线之一第一条扫描线与一第一条资料线；该虚拟薄膜电晶体，对应配置于该第一条扫描线或该第一资料线以利于释放静电荷，其中该虚拟薄膜电晶体包括一源极、一汲极与一闸极，其中该源极或该汲极之图案系配置为该虚拟薄膜电晶体之通道长度小于该常态薄膜电晶体之通道长度。 ;8.如申请专利范围第7项之静电放电防护结构，其中该基板包含一显示区域，该虚拟资料线系制作于该显示区域外，用以做为诱发静电放电发生的区域。 ;9.如申请专利范围第7项之静电放电防护结构，其中该虚拟薄膜电晶体之该闸极系连接至对应列的该虚拟扫描线。 ;10.如申请专利范围第7项之静电放电防护结构，其中该虚拟薄膜电晶体之该汲极连接至对应行的该虚拟资料线。;上述元件，以及本创作其他特征与优点，藉由阅读实施方式之内容及其图式后，将更为明显。;第一图为主动矩阵式液晶显示面板之示意图。;第二图为本创作之主动矩阵式液晶显示面板之静电放电保护结构之布局图。;第三图为本创作之主动矩阵式液晶显示面板之虚拟薄膜电晶体元件于A-A'方向之截面图。;第四图为本创作之另一实施例之主动矩阵式液晶显示面板之静电放电保护结构之布局图。;第五图为本创作之再一实施例之主动矩阵式液晶显示面板之静电放电保护结构之布局图。