发明名称 制造半导体器件的方法
摘要 本发明提供一种用于制造半导体器件的方法,该方法包括:在形成有蚀刻目标层的衬底上以特定间隔来形成多个第一硬掩模图案;沿着形成有所述第一硬掩模图案的衬底的阶梯形成牺牲层;在该牺牲层上形成第二硬掩模层;蚀刻该第二硬掩模层的一部分以暴露该牺牲层且形成保留在所述第一硬掩模图案之间的第二硬掩模图案;移除所述第一硬掩模图案与所述第二硬掩模图案之间的牺牲层;和使用所述第一硬掩模图案以及所述第二硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。
申请公布号 CN101369520B 申请公布日期 2010.08.18
申请号 CN200810135174.3 申请日期 2008.08.13
申请人 海力士半导体有限公司 发明人 郑镇基
分类号 H01L21/00(2006.01)I;H01L21/02(2006.01)I;H01L21/027(2006.01)I;H01L21/033(2006.01)I;H01L21/311(2006.01)I 主分类号 H01L21/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 刘继富;顾晋伟
主权项 一种制造半导体器件的方法,所述方法包括:在提供在衬底上的蚀刻目标层上形成多个第一硬掩模图案;在所述第一硬掩模图案上形成牺牲层,所述牺牲层与所述第一硬掩模图案共形并且限定多个结构和多个间隙;在所述牺牲层上形成第二硬掩模层,所述第二硬掩模层填充所述间隙;蚀刻所述第二硬掩模层的上部,以形成限定在所述间隙内的第二硬掩模图案,所述牺牲层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;移除在所述第一硬掩模图案与所述第二硬掩模图案之间的暴露的牺牲层,所述蚀刻目标层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;和使用所述第一硬掩模图案和所述第二硬掩模图案作为蚀刻掩模来蚀刻所述暴露的蚀刻目标层,以形成第一蚀刻目标图案和第二蚀刻目标图案,其中在形成所述第一硬掩模图案时,蚀刻所述蚀刻目标层的一部分,使得所述蚀刻目标层具有多个浅沟槽。
地址 韩国京畿道利川市