动态随机存取内存行命令地址的控制电路及方法

摘要

本发明提供了一种行命令地址的控制电路，其中该行命令地址对应于一动态随机存取内存数组的一特定行，该控制电路包括一控制单元与一先进先出缓存器。该控制单元确定一第一周期数，且同步地产生一输入指针与一输出指针，其中该输出指针落后该输入指针该第一周期数。该先进先出缓存器利用该输入指针来存储该行命令地址，且利用该输出指针来输出该行命令地址。

主权项

一种行命令地址的控制电路，其特征在于：所述行命令地址对应于一动态随机存取内存数组的一特定行，包括：一控制单元，其设置一读取延迟数与一写入延迟数的至少其中之一来确定一第一周期数，且同步地产生一输入指针及一输出指针，其中所述输出指针落后所述输入指针所述第一周期数；及一先进先出缓存器，其具有多个依序的闩锁单元，所述先进先出缓存器接收所述行命令地址、所述输入指针及所述输出指针，将所述行命令地址写入至多个所述依序的闩锁单元中一由所述输入指针所指向的特定闩锁单元，且利用所述输出指针读取所述特定闩锁单元来输出所述行命令地址。