发明名称 半导体器件及其制造方法
摘要 本发明的半导体器件能够减少SRAM的存储单元的面积。在SRAM单元的布局图中,采用了在栅极(2a)和栅极(2b)之间设置局部布线(3a)并连接了有源区(1a)和有源区(1b)的结构。由此,就不需要在栅极(2a)和栅极(2b)之间设置触点。因此,能够缩小存储单元区域C的短边方向的尺寸。此外,使栅极(2c)的左端部从栅极(2a)向后退,构成为:在倾斜方向上配置了连接有源区(1b)和栅极(2c)的局部布线(3b)的结构。因此,能够缩小存储单元区域C的长边方向的尺寸。
申请公布号 CN1976036B 申请公布日期 2010.08.18
申请号 CN200610172953.1 申请日期 2006.10.08
申请人 株式会社瑞萨科技 发明人 坪井信生;五十岚元繁
分类号 H01L27/11(2006.01)I;H01L23/522(2006.01)I;H01L21/8244(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L27/11(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 浦柏明;刘宗杰
主权项 一种半导体器件,其特征在于,包括:第一有源区,设置在基板上的存储单元区域内;第二有源区,通过元件隔离与所述第一有源区进行隔离、并设置在比所述第一有源区更靠近所述存储单元区域中心的位置处;第一栅电极,横切所述第一有源区;第二栅电极,与所述第一栅电极隔离并横切所述第一有源区及所述第二有源区;第一漏极单元,位于所述第一有源区中的所述第一栅电极和所述第二栅电极之间;第二漏极单元,位于所述第二有源区中的第二栅电极的所述第一漏极单元侧;第一布线,连接所述第一漏极单元和所述第二漏极单元;第三栅电极,与所述第一栅电极及所述第二栅电极隔离、端部面对所述第一栅电极的所述第二有源区侧的端部;以及第二布线,连接所述第二漏极单元和所述第三栅电极,在所述第一栅电极和所述第二栅电极之间,不设置用于将所述第一布线与上层的布线进行连接的触点。
地址 日本东京都