发明名称 与同步电路的延迟匹配的延迟电路
摘要 本发明描述能够提供与同步电路的传播延迟接近匹配的延迟的延迟电路。在一种设计中,一种设备包括同步电路和延迟电路。所述同步电路包括从数据输入到数据输出的前向路径。所述同步电路接收输入数据且提供具有传播延迟的输出数据。所述延迟电路接收输入信号,且提供具有与所述同步电路的所述传播延迟匹配的延迟的经延迟输入信号。所述延迟电路包括所述同步电路的所述前向路径中的至少两个逻辑门。可基于相同或类似的电路架构来实施所述同步电路和延迟电路。所述延迟电路可基于所述同步电路的复制品,其中所述复制品的反馈回路断裂且时钟输入耦合到适当的逻辑值以始终启用所述延迟电路。
申请公布号 CN101809869A 申请公布日期 2010.08.18
申请号 CN200880108462.8 申请日期 2008.09.23
申请人 高通股份有限公司 发明人 穆斯塔法·克斯金;马尔齐奥·佩德拉里-诺伊
分类号 H03K3/037(2006.01)I 主分类号 H03K3/037(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 刘国伟
主权项 一种设备,其包含:同步电路,其包含从数据输入到数据输出的前向路径,所述同步电路接收输入数据且提供具有传播延迟的输出数据;以及延迟电路,其用以接收输入信号并提供具有与所述同步电路的所述传播延迟匹配的延迟的经延迟输入信号,所述延迟电路包含所述同步电路的所述前向路径中的至少两个逻辑门。
地址 美国加利福尼亚州