发明名称 半导体器件及其制造方法
摘要 本发明提供一种具有闪存单元且能够提高成品率的半导体器件及其制造方法。该半导体器件的制造方法包括:使用具有遮光图案102的曝光用掩模105对光致抗蚀剂进行曝光的工序,所述遮光图案102具有二个以上的宽度狭窄部104;对光致抗蚀剂进行显影,形成多个带状的抗蚀图案68的工序;将抗蚀图案68用作掩模,选择性地对第一导电膜67进行蚀刻的工序;在第一导电膜67上形成中间绝缘膜69的工序;在中间绝缘膜69上形成第二导电膜74的工序;对第一导电膜67、中间绝缘膜69以及第二导电膜74进行图案成形,从而形成闪存单元FL,并形成结构体98的工序,所述结构体98由依次形成下部导体图案、中间绝缘膜的切片以及虚设栅电极而成。
申请公布号 CN101326635B 申请公布日期 2010.08.18
申请号 CN200580052304.1 申请日期 2005.12.14
申请人 富士通微电子株式会社 发明人 中川进一;三宫逸郎
分类号 H01L21/8247(2006.01)I;H01L21/027(2006.01)I;H01L27/115(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张龙哺
主权项 一种半导体器件的制造方法,其特征在于,包括:通过在半导体衬底上形成元件分离绝缘膜,在上述半导体衬底上划定相互平行且隔开有间隔的多个带状的有源区域的工序;在位于上述有源区域的上述半导体衬底上形成隧道绝缘膜的工序;分别在上述隧道绝缘膜和上述元件分离绝缘膜上形成第一导电膜的工序;在上述第一导电膜上涂敷光致抗蚀剂的工序;使用曝光用掩模,对上述光致抗蚀剂进行曝光的工序,所述曝光用掩模具有在透明基板上相互平行地形成了多个带状的遮光图案的结构,所述遮光图案具有向末端宽度依次变窄的二个以上的宽度狭窄部;对上述光致抗蚀剂进行显影,形成包含上述多个有源区域的每一个且相互分开的多个带状的抗蚀图案的工序;将上述抗蚀图案用作掩模,选择性地对上述第一导电膜进行蚀刻的工序;除去上述抗蚀图案的工序;在除去上述抗蚀图案之后,分别在上述元件分离绝缘膜和上述第一导电膜上形成中间绝缘膜的工序;在上述中间绝缘膜上形成第二导电膜的工序;通过对上述第一导电膜、上述中间绝缘膜以及上述第二导电膜进行图案成形,在上述有源区域上形成依次形成有上述隧道绝缘膜、浮栅、上述中间绝缘膜以及控制栅的闪存单元,并在上述有源区域的末端的上述元件分离绝缘膜上形成依次形成有岛状的下部导体图案、上述中间绝缘膜的切片以及虚设导体图案的结构体的工序。
地址 日本东京都