半导体集成电路以及液晶显示驱动用半导体集成电路

摘要

借助于进一步将一个或二个或多个晶体管串联连接在输出电路中的一对晶体管之间，包括借助于将一对输出晶体管串联连接在一对电源电压端子之间，并输出施加到液晶屏的栅信号发生电路的信号，降低了施加在源与漏之间的电压。同时还提供了电位设定转换元件来准备一对电源电压的中间电位，并在输出晶体管被截止的情况下，将此中间电位施加到截止状态的输出晶体管的基体材料。从而可以实现液晶显示驱动用半导体集成电路。因此，借助于用抗压性低的元件来构造用来输出施加到液晶屏的栅信号发生电路的信号的电路，还能够实现低的制造成本，而无须使用抗压性高的工艺。而且，能够改善输出电路的工作速度，并能够降低其功耗。

主权项

一种半导体集成电路，它包含：施加有第一电源电压的第一电源电压端子；施加有第二电源电压的第二电源电压端子；输出端子；输出电路，此输出电路包括串联连接在所述第一电源电压端子与所述第二电源电压端子之间的多个晶体管，所述多个晶体管包括第一导电类型的第一晶体管、所述第一导电类型的第二晶体管、第二导电类型的第三晶体管、以及所述第二导电类型的第四晶体管，所述第二晶体管和所述第三晶体管的连接节点连接到所述输出端子；以及电位设定装置，包括：第一电位设定装置，被连接到所述第一晶体管和所述第二晶体管的连接节点，以便当连接到该连接节点的所述第一和第二晶体管被截止时，将该连接节点的电位设定到所述第一电源电压与所述第二电源电压之间的电位；以及第二电位设定装置，被连接到所述第三晶体管和所述第四晶体管的连接节点，以便当连接到该连接节点的所述第三和第四晶体管被截止时，将该连接节点的电位设定到所述第一电源电压与所述第二电源电压之间的电位，其中，所述多个晶体管的各自抗压性小于所述第一电源电压与所述第二电源电压之间的电位差。