| 摘要 |
Ein rücksetzbarer mehrstufiger Sigma-Delta Analog-digital (A/D) Wandler ermöglicht, dass ein abgetastetes analoges Signal mit weniger Zyklen aufgelöst wird als mit einem rücksetzbaren einzelnen Sigma-Delta Wandler. Der rücksetzbare mehrstufige Wandler umfasst eine Kaskade von wenigstens zwei rücksetzbaren Sigma-Delta Schleifen mit einer Gesamtzahl von Integratoren und einer Bereitstellung von Verzögerungen, einen digitalen Dezimierungsfilter, wobei der digitale Dezimierungsfilter zu den wenigstens zwei rücksetzbaren Sigma-Delta Schleifen gekoppelt ist und der digitale Dezimierungsfilter eine Kaskade von Integratoren umfasst, und eine Anzahl der Integratoren in der Kaskade von Integratoren für den Dezimierungsfilter gleich der Gesamtzahl von Integratoren in der Kaskade von wenigstens zwei rücksetzbaren Sigma-Delta Schleifen ist, und eine Bereitstellung von Verzögerungen in der Kaskade von Integratoren gleich der Bereitstellung von Verzögerungen in der Kaskade von wenigstens zwei rücksetzbaren Sigma-Delta Schleifen ist, eine Mehrzahl von A/D Wandlern mit einer Auflösung, die weniger beträgt als eine Auflösung des rücksetzbaren mehrstufigen Sigma-Delta A/D Wandlers, eine Mehrzahl von Digital-analog (D/A) Wandlern, wobei die Mehrzahl von A/D Wandlern und die Mehrzahl von D/A Wandlern die Kaskade von wenigstens zwei rücksetzbaren Sigma-Delta Schleifen zu den digitalen Dezimierungsfilter koppeln, und ein Rücksetzungsanschluss, der zu den Integratoren in der Kaskade von ...
|
