一种基于CTGAL的Booth编码器及绝热补码乘累加器

摘要

本发明公开了一种基于钟控传输门绝热逻辑CTGAL的Booth编码器，特点是包括一个选择信号发生电路和至少两个并联连接在选择信号发生电路上的CTGAL三选一选择器，CTGAL三选一选择器的一个输入端上连接有CTGAL异或门，下一级的CTGAL异或门的输出端同时与上一级的CTGAL三选一选择器的另一个输入端连接，未使用的输入端接0电平，优点是每次用Booth算法判断时，除了用于产生选择信号的电路外，对被乘数的每一位操作仅需要1个3选1数据选择器和1个异或门，大大降低了运算复杂度并提高了乘法运算的速度，进一步设计的绝热补码乘累加器，计算机模拟结果表明具有明显的低功耗特性，将16位累加的4×4位绝热乘累加器与CMOS逻辑的乘累加器进行瞬态能耗比较，平均节省能耗大于65％。

主权项

一种基于钟控传输门绝热逻辑CTGAL的Booth编码器，其特征在于包括一个选择信号发生电路和至少两个并联连接在所述的选择信号发生电路上的CTGAL三选一选择器，所述的选择信号发生电路包括相互并联的第一路信号发生电路、第二路信号发生电路和第三路信号发生电路，所述的第一路信号发生电路包括两个CTGAL与门和一个CTGAL或门，两个CTGAL与门的输出端分别与CTGAL或门的两个输入端连接，CTGAL或门输出第一个选择信号，所述的第二路信号发生电路包括两个CTGAL基本电路和一个CTGAL异或门，两个CTGAL基本电路的输出端分别与CTGAL异或门的两个输入端连接，CTGAL异或门输出第二个选择信号，所述的第三路信号发生电路包括两个CTGAL与门和一个CTGAL或门，两个CTGAL与门的输出端分别与CTGAL或门的两个输入端连接，CTGAL或门输出第三个选择信号，所述的CTGAL三选一选择器的一个输入端上连接有CTGAL异或门，下一级的所述的CTGAL异或门的输出端同时与上一级的所述的CTGAL三选一选择器的另一个输入端连接，所述的CTGAL三选一选择器的所有未使用的输入端接0电平。