| 摘要 |
1. Схема самосинхронизации для применения в блоках компилируемой памяти, состоящая, по крайней мере, из одного накопителя (1), к которому подключен блок управления (2), имеющий общий узел (3), и предназначен для управления сигналом на упомянутом общем узле (3) и для формирования адресного сигнала для блока дешифратора (4), который последовательно подключен к блоку управления (2) и предназначен для формирования адреса и выбора соответствующей строки накопителя, блока старта задержки по строке (5), последовательно подключенного к блоку дешифратора (4) и предназначенного для формирования эквивалентного сигнала на эквивалентной словарной шине, блока задержки по строке (6), который последовательно подключен к блоку старта задержки по строке (5) и представляющий собой эквивалентную строку накопителя, предназначенную для формирования одинаковой задержки по рабочей строке накопителя, блока перенаправления задержки по столбцу (7) последовательно подключенного к блоку задержки по строке (6) и представляет собой эквивалентный столбец накопителя для формирования одинаковой задержки по рабочему столбцу накопителя (1), блока перенаправления задержки по столбцу (7) включающего столбец записи, столбец чтения и столбец быстрой записи/чтения, предназначенный для оптимальной работы операции доступа к строке накопителя, блока управления включением усилителей записи/чтения (8) предназначенного для формирования сигнала обратной связи, блока ключей столбцов и усилителей чтения/записи (9), предназначенный для передачи сигнала обратной связи в блок управления (2) в результате чего общий узел (3) разряжается, свидетельствуя тем самым об окон |
