| 主权项 |
1.一种改良式PCI Express汇流排连接电路，适用于电脑系统之PCI Express汇流排与每一PCI Express装置间之讯号连接与直流隔离，包含：一参考时钟讯号产生装置，独立于PCI Express汇流排，并以电路连接至PCI Express装置，用于提供参考时钟讯号予PCI Express装置；至少一传送/接收讯号电路，用于PCI Express汇流排之传送/接收讯号及PCI Express装置之传送/接收讯号之连接；至少一讯号耦合装置，以电路连接至PCI Express汇流排及PCI Express装置，用于耦合PCI Express汇流排与PCI Express装置双方之辅助讯号；至少一独立电源电路，为独立于PCI Express汇流排之电源，用于提供参考时钟讯号产生装置、讯号耦合装置及PCI Express装置所需之电力；一独立接地，为独立于PCI Express汇流排之接地，使用于参考时钟讯号产生装置、讯号耦合装置、电源电路及PCI Express装置所需之接地，且不与PCI Express汇流排之接地连接。 ;2.如申请专利范围第1项所述之改良式PCI Express汇流排连接电路，其中之PCI Express装置系指采用PCI Express相容讯号为传输方式之电子晶片、电路组合或模组，其模组可为PCI Express介面卡、ExpressCard(快速卡)、MXM(Mobile PCI Express Module，可携式PCI Express模组)，或其他采取PCI Express相容讯号为传输方式之模组。 ;3.如申请专利范围第1项所述之改良式PCI Express汇流排连接电路，其中参考时钟讯号产生装置，系指可产生PCI Express规范标准中Reference Clock(参考时钟)项目所包含讯号之电子晶片、电路组合或模组。 ;4.如申请专利范围第1项所述之改良式PCI Express汇流排连接电路，其中讯号耦合装置，系指可隔离接地而耦合电子讯号之电子晶片、电路组合或模组。 ;5.如申请专利范围第1项所述之改良式PCI Express汇流排连接电路，其中传送/接收讯号系指PCI Express规范标准中Transmitter differential pair(传送差动对)与Receiver differential pair(接收差动对)项目所包含讯号。 ;6.如申请专利范围第1项所述之改良式PCI Express汇流排连接电路，其中辅助讯号系指PCI Express规范标准中Auxiliary Signals(辅助讯号)项目所包含讯号，但不包含Reference Clock部份。;图一系一种习知之PCI Express装置与PCI Express汇流排连接电路之架构示意图;图二系本创作之架构示意图 |
