发明名称 |
一种基板阻抗匹配之装置;A DEVICE FOR IMPEDANCE MATCHING ON SUBSTRATE |
摘要 |
一种基板阻抗匹配之装置,尤其适用于知系统封装(System in Package)结构以及高密度I/O的系统封装设计中。该装置仅藉由与各基板单元之金属线路呈垂直走向且电性连接的垂直导通线,或再于该垂直导通线之尾端电性连接与该金属线路呈水平走向的残段传输线,其利用残段匹配之方式以达到匹配不同系统间之阻抗。藉由本发明,可有效地减少匹配网路所需的配线区域以及增加配线的灵活度与弹性。 |
申请公布号 |
TWI328413 |
申请公布日期 |
2010.08.01 |
申请号 |
TW096105522 |
申请日期 |
2007.02.14 |
申请人 |
日月光半导体制造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING INC. 高雄市楠梓加工出口区经三路26号 |
发明人 |
庄宗颖;李宝男 |
分类号 |
|
主分类号 |
|
代理机构 |
|
代理人 |
刘育志 台北市中山区长安东路2段118之5号9楼 |
主权项 |
1.一种基板阻抗匹配之装置,其包含:一基板,该基板具有用以传输水平方向电气讯号之金属线路;一半导体晶片,该晶片系由该金属线路与该基板电性连接;以及一垂直导通线,其与该基板上水平方向之金属线路实质上呈垂直形成于该基板内,并与该金属线路呈电性连接,用以匹配该半导体晶片之阻抗。 ;2.如申请专利范围第1项所述之装置,该垂直导通线系为导电之金属材质。 ;3.如申请专利范围第1项所述之装置,该垂直导通线之尺寸系可根据该半导体晶片之阻抗做调整。 ;4.如申请专利范围第1项所述之装置,另包括至少一残段传输线,其与该垂直导通线实质上呈垂直形成于该基板内,并与该垂直导通线呈电性连接,用以调整该基板之阻抗匹配。 ;5.如申请专利范围第4项所述之装置,该残段传输线实质上平行于该些金属线路。 ;6.如申请专利范围第4项所述之装置,该残段传输线系为导电之金属材质。 ;7.如申请专利范围第4项所述之装置,该残段传输线之尺寸系可根据该半导体晶片之阻抗做调整。 ;8.一种基板阻抗匹配之装置,其包含:一基板,该基板具有用以传输水平方向电气讯号之金属线路;复数个半导体晶片,该复数个半导体晶片系分别由相对应之金属线路与该基板电性连接;以及至少一垂直导通线,其与该基板上水平方向之金属线路实质上呈垂直形成于该基板内,并与该金属线路呈电性连接,用以匹配该复数个半导体晶片之阻抗。 ;9.如申请专利范围第8项所述之装置,该垂直导通线系为导电之金属材质。 ;10.如申请专利范围第8项所述之装置,该垂直导通线之尺寸系可根据该复数个半导体晶片之阻抗做调整。 ;11.如申请专利范围第8项所述之装置,另包括至少一残段传输线,其与该垂直导通线实质上呈垂直形成于该基板内,并与该垂直导通线呈电性连接,用以调整该基板之阻抗匹配。 ;12.如申请专利范围第11项所述之装置,该残段传输线实质上平行于该些金属线路。 ;13.如申请专利范围第11项所述之装置,另包括复数组垂直导通线与残段传输线,该复数组垂直导通线与残段传输线彼此间系呈串联或并联之电性连接方式。 ;14.如申请专利范围第11项所述之装置,该残段传输线系为导电之金属材质。 ;15.如申请专利范围第11项所述之装置,该残段传输线之尺寸系可根据该复数个半导体晶片之阻抗做调整。;第1A至1C图为本发明之第一实施例之结构示意图。;第2A至2C图为本发明之第二实施例之结构示意图。;第3A至3C图为本发明之第三实施例之结构示意图。 |
地址 |
ADVANCED SEMICONDUCTOR ENGINEERING INC. 高雄市楠梓加工出口区经三路26号 |