形成半导体记忆体的电荷捕捉介电层的方法;METHOD OF FORMING CHARGE-TRAPPING DIELECTRIC LAYER IN SEMICONDUCTOR MEMORY DEVICE

摘要

一种形成半导体记忆体中的电荷捕捉介电层的方法，包含：(a)提供半导体基底；(b)在基底的至少一部分上形成氧化层；(c)在氧化层下方的基底中形成两个或两个以上的源极和汲极区；(d)对氧化层进行再氧化；(e)在氧化层上形成电荷捕捉介电层；(f)在电荷捕捉介电层上形成绝缘层。且另外描述包含如下步骤的方法：(a)提供半导体基底；(b)在乾氧环境中于基底的至少一部分上形成氧化层；(c)在氧化层下方的基底中形成两个或两个以上的源极和汲极区；(d)在氧化层上形成电荷捕捉介电层；(e)在电荷捕捉介电层上形成绝缘层；(f)在氢含量低于约0.01%的环境中对绝缘层进行退火。

主权项

1.一种形成半导体记忆体中的结构的方法，包括：提供一半导体基底；在该基底的至少一部分上形成一氧化层；在该氧化层下方的该基底中形成两个或两个以上的源极和汲极区；对该氧化层进行清理和退火；对该氧化层进行一再氧化；在该氧化层上形成一电荷捕捉层；以及在该电荷捕捉层上形成一绝缘层。 ;2.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中在乾氧环境中形成该氧化层。 ;3.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中藉由离子植入形成该两个或两个以上的源极和汲极区。 ;4.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中在乾氧环境中进行该再氧化。 ;5.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中使用低压化学气相沉积形成该电荷捕捉层。 ;6.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中使用低压化学气相沉积形成该绝缘层。 ;7.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，更包括对该绝缘层进行一退火。 ;8.如申请专利范围第7项所述之形成半导体记忆体中的结构的方法，其中该退火包括一快速热退火。 ;9.如申请专利范围第8项所述之形成半导体记忆体中的结构的方法，其中在至少700℃的温度下进行该快速热退火。 ;10.如申请专利范围第7项所述之形成半导体记忆体中的结构的方法，其中在氢含量低于0.01%的环境中进行该退火。 ;11.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中在乾氧环境中形成该氧化层，且其中在乾氧环境中进行该再氧化。 ;12.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中在乾氧环境中形成该氧化层，其中在乾氧环境中进行该再氧化，且更包括对该绝缘层进行退火。 ;13.如申请专利范围第1项所述之形成半导体记忆体中的结构的方法，其中形成该氧化层包括热成长二氧化矽，形成该电荷捕捉层包括沉积氮化矽，且形成该绝缘层包含沉积二氧化矽。 ;14.一种在矽半导体基底上形成ONO层的方法，包括：提供一矽半导体基底；在乾氧环境中在该基底的至少部分上形成一底部二氧化矽层；在该底部二氧化矽层下方的该基底中形成两个或两个以上的源极和汲极区；对该底部二氧化矽层进行清理和退火；在乾氧环境中对该底部二氧化矽层进行再氧化；藉由低压化学气相沉积在该底部二氧化矽层上沉积一氮化矽层；藉由低压化学气相沉积在该氮化矽层上沉积一顶部二氧化矽层；让该顶部二氧化矽层在氢含量低于0.01%的环境中经历快速热退火。 ;15.一种形成半导体记忆体中的结构的方法，其特征在于：包含：提供半导体基底；在乾氧环境中在该基底的至少一部分上形成氧化层；在该氧化层下方的该基底中形成两个或两个以上源极和汲极区；对该氧化层进行清理和退火；对该氧化层进行一再氧化；在该氧化层上形成电荷捕捉层；在该电荷捕捉层上形成绝缘层；和在氢含量低于0.01%的环境中对该绝缘层进行退火。 ;16.如申请专利范围第15项所述之形成半导体记忆体中的结构的方法，其中形成该氧化层包括热成长二氧化矽，形成该电荷捕捉层包括沉积氮化矽，且形成该绝缘层包括沉积二氧化矽。 ;17.如申请专利范围第15项所述之形成半导体记忆体中的结构的方法，其中在乾氧环境中进行该再氧化。;图1是根据本发明的一个实施例所制备的非挥发性记忆体的一个区域沿垂直于基底表面且垂直于N＋埋入式扩散位元綫的平面截取的示意性横截面图。;图2a是根据本发明的一个方面的在半导体基底上所形成的氧化层的示意图。;图2b是图2a的半导体储存区以离子植入方式掺杂后的示意图。;图2c是图2b的掺杂基底上方的因离子植入而损坏的氧化层在移去光致抗蚀掩模层且清理氧化层之后的示意图。;图2d是图2c的半导体储存区在氧化层再氧化之后的示意图。;图2e是根据本发明一个实施例的图3d的半导体储存区在沉积氮化矽层和顶部二氧化矽层之后的示意图。;图3是根据本发明的一个实施例的一种方法的流程图。