集成电路器件匹配的构图方法

摘要

本发明揭示了一种集成电路器件匹配的构图方法，将集成电路中两个以上器件在温度梯度、应力及工艺掺杂均匀度误差方面达到匹配，其特征在于所述构图方法为：I、将所述两个以上的器件按序均匀排列成行；II、将成行的器件线性位移一位；III、重复步骤II，重复次数较之于器件总数少两次；IV、将各次线性位移所得的成行器件纵向合成器件阵列；V、对器件阵列镜像、移动、合并，得到消除二阶及二阶以下梯度的器件匹配版图。本发明在制造方技术水平一定的情况下，采用消减少梯度影响的版图结构及工艺，既能有效减少器件性能在相同环境下的失配，又能有效减少器件性能在不同环境下的失配，进一步提升器件在各种情况下的匹配性。

主权项

集成电路器件匹配的构图方法，将集成电路中两个以上器件在温度梯度、应力梯度及工艺掺杂均匀度误差方面达到匹配，其特征在于：对于数量为N个器件匹配二阶以下梯度，使用总数为2N2个子单元，N≥2；所述构图方法为：I、将所述N个子单元按序均匀排列成行；II、将成行的子单元线性位移一位；III、重复步骤II，重复次数较之于器件总数少两次；IV、将各次线性位移所得的成行子单元纵向合成器件阵列；V、对器件阵列镜像、移动、合并，得到消除二阶以下梯度的器件匹配版图。