| 发明名称 | 延迟线以及使用此延迟线的存储器控制电路 | ||
| 摘要 | 一种延迟线，包含：至少一延迟单元，其中延迟线使用延迟单元中，至少其一延迟输入信号延迟以形成输出信号，且延迟单元是以拟似N型金属氧化物半导体(Pseudo NMOS)实施。本发明还公开了使用此延迟线的存储器控制电路。 | ||
| 申请公布号 | CN101789772A | 申请公布日期 | 2010.07.28 |
| 申请号 | CN200910009840.3 | 申请日期 | 2009.01.24 |
| 申请人 | 南亚科技股份有限公司 | 发明人 | 刘维理 |
| 分类号 | H03K5/13(2006.01)I;H03L7/08(2006.01)I;G11C7/10(2006.01)I | 主分类号 | H03K5/13(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 蒲迈文 |
| 主权项 | 一种延迟线，其特征包含：至少一延迟单元，其中该延迟线使用该延迟单元中，至少其一延迟输入信号延迟以形成输出信号，且该延迟单元是以拟似N型金属氧化物半导体实施。 | ||
| 地址 | 中国台湾桃园县 | ||