一种可提高布图效率和集成度的器件版图

摘要

本发明提供一种可提高布图效率和集成度的器件版图。现有技术中通过隔开一定的距离来实现器件间的绝缘，存在着设计规则复杂和器件间绝缘距离较大导致集成度低等问题。本发明针对孤立的LDMOS设置环绕该孤立的LDMOS的漏极的第一隔离结构，针对多个并联连接的LDMOS设置环绕所有多个并联连接的LDMOS的漏极的第二隔离结构，该第一隔离结构和第二隔离结构的环径均为所环绕的LDMOS漏极中心至源极中心的距离。本发明无需再针对隔离结构设计单独的设计规则，简化了布图过程提高了布图效率，并且减小了LDMOS间的距离，提高了器件的集成度。

主权项

一种可提高布图效率和集成度的器件版图，该器件包括孤立的LDMOS，其特征在于，该器件版图包括环绕该孤立的LDMOS的漏极的第一隔离结构，该第一隔离结构的环径为所环绕的LDMOS漏极中心至源极中心的距离。