耐制程变异二极体、包含该二极体之标准元件、包含该二极体之标签及感测器、以及制造该二极体之方法;PROCESS-VARIATION TOLERANT DIODE, STANDARD CELLS INCLUDING THE SAME, TAGS AND SENSORS CONTAINING THE SAME, AND METHODS FOR MANUFACTURING THE SAME

摘要

本发明揭露一种耐制程变异二极体及二极体接法薄膜电晶体、包含该二极体与该薄膜电晶体之印刷或图案化结构(如电路系统)及其制造方法，以及其于辨识标签与感测器之应用。图案化结构包含一串联二极体互补对或一串联二极体接法薄膜电晶体互补对。图案化结构可稳定藉由印刷或雷射曝光技术制造的二极体之临界电压。本发明有效利用NMOS薄膜电晶体的临界电压与PMOS薄膜电晶体的临界电压之间的偏离来建立及/或改善顺向电压降之稳定度，其中，顺向电压降通过藉由印刷或雷射曝光方法制造之二极体。

主权项

1.一种制造互补二极体(Complementary diode)之方法，该方法包含下列步骤：(a)于一基材(Substrate)上形成一第一图案化(Patterned)半导体层，该第一图案化半导体层具有一第一导电型式(Conductivity type)；(b)于该基材上形成一第二图案化半导体层，该第二图案化半导体层具有一第二导电型式；(c)于该第一图案化半导体上形成一第一图案化闸极结构，并于该第二图案化半导体层上形成一第二图案化闸极结构；(d)于该第一图案化半导体层、该第二图案化半导体层、该第一图案化闸极结构、该第二图案化闸极结构以及该基材上方形成一图案化绝缘层(Insulator layer)；以及(e)于该图案化绝缘层上形成一第一图案化金属层(Metal layer)，该第一图案化金属层电连接该第一图案化半导体层、该第二图案化半导体层、该第一图案化闸极结构以及该第二图案化闸极结构。 ;2.如申请专利范围第1项所述之方法，其中形成该第一图案化半导体层的步骤包含印刷(Printing)或雷射曝光(Laser writing)一第一半导体成分，且形成该第二图案化半导体层的步骤包含印刷或雷射曝光一第二半导体成分。 ;3.如申请专利范围第2项所述之之方法，其中该第一半导体成分以及该第二半导体成分的至少其中之一包含一油墨(Ink)，该油墨包含一矽烷(Silane)及/或矽奈米粒子(Silicon nanoparticle)。 ;4.如申请专利范围第1项所述之方法，其中形成该第一图案化金属层的步骤包含印刷一第一金属成分。 ;5.如申请专利范围第1项所述之方法，其中形成该第一图案化闸极结构包含在一第一闸极介电层上印刷一金属成分，且形成该第二图案化闸极结构包含在一第二闸极介电层上印刷该金属成分。 ;6.一种具耐制程变异二极体之电路(Circuit)，包含：(a)一N型金属氧化物半导体(N-channel Metal-Oxide-Semiconductor,NMOS)薄膜电晶体二极体，具有在一第一图案化半导体层上之一第一图案化闸极结构；(b)一P型金属氧化物半导体(P-channel Metal-Oxide-Semiconductor,PMOS)薄膜电晶体二极体，具有在一第二图案化半导体层上之一第二图案化闸极结构；以及(c)一金属线(Metal wire)，其电连接该NMOS薄膜电晶体二极体的闸极电极和源极/汲极区域与该PMOS薄膜电晶体二极体的闸极电极和源极/汲极区域。 ;7.如申请专利范围第5项所述之电路，其中该金属线包含一印刷金属线。 ;8.如申请专利范围第5项所述之电路，其中该NMOS二极体包含一N型掺杂(N-doped)半导体层，且该PMOS二极体包含一P型掺杂(P-doped)半导体层，当该N型掺杂半导体层与该P型掺杂半导体层为非晶相时，该N型掺杂半导体层与该P型掺杂半导体层分别具有一大体上均匀分布于其整个层间厚度之掺杂物。 ;9.一种具耐制程变异二极体之箝制电路(Clamp circuit)，包含：(a)一第一节点与一第二节点；以及(b)至少一如申请专利范围第6项所述之电路，该电路串联于该第一节点与该第二节点之间。 ;10.一种于一第一节点上限制一第一电压之方法，该方法包含下列步骤：(a)接收于该第一节点上之一信号；以及(b)当该第一电压与于一第二节点上之一第二电压之差异超过一预设值时，藉由如申请专利范围第6项所述之电路传递电流，进而以该信号箝制该第二电压。;图一A至图一C系绘示用以制造二极体接法TFT以及耐制程变异箝制或分流电路的示范制程之各阶段之结构截面视图。特别地，图一C为两个示范二极体接法TFT之截面视图，该二极体接法TFT可作为如图四至图六所示该电路之部件(如TFT20及TFT5)。;图二A至图二C以及图三A至图三C系绘示用以制造肖特基二极体的示范制程之各阶段之结构截面视图。特别地，图二C及图三C为示范互补二极体的沿正交轴之截面视图，该互补二极体可作为该耐制程变异箝制或分流电路之部件。;图四A至图四B为示范互补二极体及根据本发明之参考电压电路之电路图。;图五A至图五C为根据本发明之示范箝制电路之电路图。;图六为根据本发明之射频辨识标签或装置之示范布局。;图七系绘示包含该箝制电路之示范射频辨识标签或装置之方块图。