TRANSISTOR LAYOUT CONFIGURATION FOR TIGHT-PITCHED MEMORY ARRAY LINES,申请号EP20060740254-传众专利搜索

发明名称	TRANSISTOR LAYOUT CONFIGURATION FOR TIGHT-PITCHED MEMORY ARRAY LINES
摘要
申请公布号	EP1864094(A4)	申请公布日期	2010.07.14
申请号	EP20060740254	申请日期	2006.03.31
申请人	SANDISK 3D LLC	发明人	PETTI, CHRISTOPHER J.;SCHEUERLEIN, ROY E.;KUMAR, TANMAY;BANDYOPADHYAY, ABHIJIT
分类号	H01L21/8242;G11C8/14;G11C11/408;H01L21/822;H01L27/02;H01L27/06;H01L27/108	主分类号	H01L21/8242
代理机构		代理人
主权项
地址