| 发明名称 | 记忆体制造方法 | ||
| 摘要 | 本发明公开一种记忆体制造方法，包括如下步骤：在半导体基体上形成共源区和共漏区、底介电层、并在所述底介电层上依次堆叠形成浮栅、绝缘层以及控制栅，在所述浮栅、绝缘层以及控制栅堆叠形成的栅结构上表面以及侧面沉淀氮化物，在所述氮化物表面上沉淀氧化物，以填满所述栅结构在共源区上方形成的间隙，去除部分氧化物，去除在所述共漏区上方的氮化物。本发明在沉淀氮化物后再沉淀一层氧化物，在去除氮化物过程中起到延缓蚀刻的作用，阻止后续Co离子注入过程中Co离子进入到共源区上的底介质层，从而避免了浮栅内的电荷逃逸到共源区的底介质层，提高存储在浮栅内的数据保持能力，进而提高记忆体数据存储时间。 | ||
| 申请公布号 | CN101777517A | 申请公布日期 | 2010.07.14 |
| 申请号 | CN200910045245.5 | 申请日期 | 2009.01.13 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 李俊;庄晓辉;王三坡;兰国华 |
| 分类号 | H01L21/8239(2006.01)I;H01L21/31(2006.01)I | 主分类号 | H01L21/8239(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 屈蘅;李时云 |
| 主权项 | 一种记忆体制造方法，其特征在于，包括如下步骤：在半导体基体上形成共源区和共漏区、底介电层、并在所述底介电层上依次堆叠形成浮栅、绝缘层以及控制栅；在所述浮栅、绝缘层以及控制栅堆叠形成的栅结构上表面以及侧面沉淀氮化物；在所述氮化物表面上沉淀氧化物，以填满所述栅结构在共源区上方形成的间隙；去除部分氧化物；去除在所述共漏区上方的氮化物。 | ||
| 地址 | 201203上海市张江路18号 | ||