记忆体封装结构

摘要

本创作系一种记忆体封装结构，其包括一基板、一设于邻近基板外缘的围坝和一晶片；其中该基板表面位置具有一排以上接点，该晶片底部处形成有复数与接点相对应的锡球，又晶片底部于各角落处分别设有一平衡块，各平衡块高度系与锡球匹配；藉此，利用该晶片的平衡块可使该晶片稳定地设置于基板，并利于晶片上的锡球与基板的接点构成电连接，藉此降低记忆体封装过程的不良率。

主权项

1.一种记忆体封装结构，包括：一基板，其于表面中央位置具有一排以上接点且该基板底面具有复数个透过基板上预设的线路与上接点构成电连接的下接点；一晶片，其系覆设于上述基板的上接点，而与基板的上接点电连接，且该晶片底部分别设有三个以上平衡块，以维持该晶片的平稳；以及一围坝，系设于邻近基板外缘处，而使该晶片位于围坝内，且该围坝内进一步设有封胶。 ;2.如申请专利范围第1项所述之记忆体封装结构，其中该基板于表面中央位置具有一排上接点，且该晶片于底部中央处具有一排与上接点相对应的锡球。 ;3.如申请专利范围第1或2项所述之记忆体封装结构，其中该晶片底部分别设有四个平衡块。 ;4.如申请专利范围第3项所述之记忆体封装结构，其中该晶片系呈矩形状，而该晶片的平衡块系分别设于晶片底部的角落位置。;第一图：系本创作一较佳实施例的俯视图。;第二图：系本创作一较佳实施例的剖面图。;第三图：系既有记忆体封装结构的俯视图。;第四图：系既有记忆体封装结构的剖面图。;第五图：系另一既有记忆体封装结构的俯视图。;第六图：系另一既有记忆体封装结构的剖面图。