核对差动线对之方法与电脑可读取储存媒体;METHOD FOR CHECKING THE DIFFERENTIAL LINE PAIR AND COMPUTER ACCESSIBLE STORAGE MEDIA TO STORE PROGRAM THEREOF

摘要

一种核对差动线对之方法与电脑可读取储存媒体。此方法包括提供一布局图，并比对此布局图中每一导线所对应之属性资料，以从这些导线中判别出所欲侦测之多数个差动线对。之后，找出每一差动线对所形成之转折点，以将每一差动线对区分成多数个差动线段组。藉此，计算每一差动线段组中两线段之距离，并将计算出的距离与一预定值相比，以判定所侦测之差动线段组之布局方式是否正确。

主权项

1.一种核对差动线对之方法，包括下列步骤：提供一布局图，其中该布局图包括多数条导线；比对每一导线所对应之属性资料，以从该些导线中判别出所欲侦测之多数个差动线对；找出每一差动线对所形成之转折点，以将每一差动线对区分成多数个差动线段组；以及计算每一差动线段组中两线段之距离，并将计算出的距离与一预定值相比，以判定所侦测之差动线段组之布局方式是否正确。 ;2.如申请专利范围第1项所述之核对差动线对的方法，更包括：将该布局图转译成一布局清单，其中该布局清单纪录着每一导线对应之属性资料。 ;3.如申请专利范围第1项所述之核对差动线对的方法，更包括：显示该布局图中布局方式不正确的差动线段组。 ;4.如申请专利范围第1项所述之核对差动线对的方法，其中该导线所对应之属性资料为一导线名称，则「判别出所欲侦测之多数个差动线对」之步骤包括：逐一侦测每一导线之导线名称；找出该些导线名称中两两相互对应之导线名称；以及依据两两相互对应之导线名称，找出该些差动线对。 ;5.如申请专利范围第1项所述之核对差动线对的方法，其中该导线所对应之属性资料为一导线型态，则「判别出所欲侦测之多数个差动线对」之步骤包括：逐一侦测每一导线之导线型态；以及将拥有相同导线型态的两导线，视为一差动线对。 ;6.如申请专利范围第1项所述之核对差动线对的方法，其中该布局图包括多数个导线连接元件，则「将每一差动线对区分成多数个差动线段组」之步骤包括：不核对涵盖在该些导线连接元件周边一预设范围内的线段。 ;7.如申请专利范围第6项所述之核对差动线对的方法，其中该导线连接元件包括一导通孔与一垫片。 ;8.如申请专利范围第1项所述之核对差动线对的方法，其中DS1i与DS2i分别代表第i个差动线段组中的两线段，i为大于0之整数，则「计算每一差动线段组中两线段之距离」的步骤包括：利用该线段DS1i之起点与终点，计算出对应该线段DS1i之第i个第一向量；利用该线段DS2i之起点与终点，计算出对应该线段DS2i之第i个第二向量；以及计算第i个第一向量与第i个第二向量之间的距离，以作为第i个差动线段组中两线段之距离。 ;9.如申请专利范围第1项所述之核对差动线对的方法，其中该预定值随着每一差动线段组所对应之属性资料而变动。 ;10.如申请专利范围第1项所述之核对差动线对的方法，其中该布局图为印刷电路板之布局图。 ;11.一种电脑可读取储存媒体，用以储存一电脑程式，该电脑程式用以载入至一电脑系统中并且使得该电脑系统执行如申请专利范围第1至10项中任一者所述之方法。 ;12.一种核对差动线对之方法，包括下列步骤：提供一布局图，其中该布局图包括一第一导线与一第二导线；以及比对该第一导线之一第一属性资料与该第二导线之一第二属性资料，以判别该第一导线与该第二导线是否为一差动线对；若该第一导线与该第二导线为一差动线对，则检查该第一导线与该第二导线之线距。 ;13.如申请专利范围第12项所述之核对差动线对的方法，其中检查该第一导线与该第二导线线距之步骤包括：将该差动线对区分成至少一差动线段组；计算该差动线段组中两线段之距离；以及检查该差动线段组中两线段之距离是否在一可容忍范围内。 ;14.如申请专利范围第12项所述之核对差动线对的方法，更包括：自该布局图汇出一布局清单，其中该布局清单纪录着该第一导线与该第二导线所对应之属性资料。 ;15.如申请专利范围第12项所述之核对差动线对的方法，更包括：显示该布局图中布局方式不正确的差动线段组。 ;16.如申请专利范围第12项所述之核对差动线对的方法，更包括：自该第一导线之导线名称撷取该第一属性资料；以及自该第二导线之导线名称撷取该第二属性资料。 ;17.如申请专利范围第12项所述之核对差动线对的方法，更包括：自该第一导线之型态名称撷取该第一属性资料；以及自该第二导线之型态名称撷取该第二属性资料。 ;18.如申请专利范围第17项所述之核对差动线对的方法，其中「判别该第一导线与该第二导线是否为一差动线对」之步骤包括：判别该第一导线与该第二导线之型态名称是否相同，若两者之型态名称相同，则该第一导线与该第二导线为一差动线对。 ;19.如申请专利范围第12项所述之核对差动线对的方法，其中该布局图为印刷电路板之布局图。;图1绘示为依照本发明较佳实施例之核对差动线对的方法流程图。;图2绘示为用以说明本发明之较佳实施例的布局清单。;图3绘示为用以说明「判别出所欲侦测之多数个差动线对」的步骤流程图。;图4绘示为用以说明「判别出所欲侦测之多数个差动线对」的另一步骤流程图。;图5绘示为用以说明本发明之较佳实施例的布局图。;图6绘示为用以说明「计算每一差动线段组中两条线段之距离」的步骤流程图。