发明名称 一种BCD器件及其制造方法
摘要 一种BCD器件及其制造方法,属于半导体功率器件技术领域。本发明在同一芯片上同时集成高压nLIGBT、三类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件。其中,高压nLIGBT、nLDMOS和低压NPN直接做在单晶p型衬底上,低压NMOS做在p型阱中,低压PMOS做在n型外延层中。由于p型降场层分别位于n型外延层和n型漂移区阱间,使得p型埋层上的n型外延层为高压器件提供了一个额外的表面导电沟道,使得导电通道增加,降低了高压器件的比导通电阻,从而降低芯片的制造成本。本发明的nLIGBT器件、nLDMOS器件还具有输入阻抗高、输出阻抗低等特点,其构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。
申请公布号 CN101771039A 申请公布日期 2010.07.07
申请号 CN201010028146.9 申请日期 2010.01.20
申请人 电子科技大学 发明人 乔明;段双亮;罗波;蒋苓利;傅达平;张波
分类号 H01L27/06(2006.01)I;H01L29/06(2006.01)I;H01L29/10(2006.01)I;H01L21/8249(2006.01)I 主分类号 H01L27/06(2006.01)I
代理机构 电子科技大学专利中心 51203 代理人 葛启函
主权项 包括集成于同一芯片上的高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7);其特征在于:所述高压nLIGBT器件(1)直接做在p型衬底(10)中,p型降场层(311)位于场氧化层(51)下、被n型漂移区阱(21)和n型外延层(20)包围;p+阳极区(72)处于阳极金属(902)下、被n型外延层(20)包围;n+阴极区(81)和p+阱接触区(71)并排处于阴极金属(901)下、被p型体区(301)包围;p型埋层(12)位于p型体区(301)和p型衬底(10)间;多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上;多晶硅场板(62)处于场氧化层(51)上、与阳极金属(902)相连;所述第一类高压nLDMOS器件(2)直接做在p型衬底(10)中,p型降场层(312)位于场氧化层(51)下、被n型漂移区阱(22)和n型外延层(20)包围;n+漏区(83)处于漏极金属(904)下、被n型外延层(20)包围;n+源区(82)和p+阱接触区(73)并排处于源极金属(903)下、被p型体区(302)包围;p型埋层(13)位于p型体区(302)和p型衬底(10)间;多晶硅栅(63)部分处于栅氧化层(42)上、部分处于场氧化层(51)上;多晶硅场板(64)处于场氧化层(51)上、与漏极金属(904)相连;所述第二类高压nLDMOS器件(3)直接做在p型衬底(10)中,p型降场层(313)位于场氧化层(51)下、被n型漂移区阱(23)和n型外延层(20)包围;n+漏区(85)处于漏极金属(906)下、被n型外延层(20)包围;n+源区(84)和p+阱接触区(74)并排处于源极金属(905)下、被p型体区(303)包围;p型埋层(14)位于p型体区(303)和p型衬底(10)间;多晶硅栅(65)部分处于栅氧化层(43)上、部分处于场氧化层(51)上;所述第三类高压nLDMOS器件(4)直接做在p型衬底(10)中,p型降场层(314)位于场氧化层(51)下、被n型漂移区阱(24)和n型外延层(20)包围;n+漏区(87)处于漏极金属(908)下、被n型外延层(20)包围;n+源区(86)和p+阱接触区(75)并排处于源极金属(907)下、被p型体区(304)包围;p型埋层(15)位于p型体区(304)和p型衬底(10)间;多晶硅栅(66)处于栅氧化层(44)上;所述低压NMOS器件(5)做在p型阱(305)中,p型阱(305)通过p型埋层(16)与衬底(10)相连,其n+漏区(89)处于漏极金属(910)下、被p型阱(305)包围;n+源区(88)和p+阱接触区(76)并排处于源极金属(909)下、被p型阱(305)包围;多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下;多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离;所述低压PMOS器件(6)做在n型外延层(20)中,p+漏区(78)处于漏极金属(912)下、被n型外延层(20)包围,所述p+源区(77)和n+阱接触区(810)并排处于源极金属(911)下、被n型外延层(20)包围,所述多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下,所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离;所述低压NPN器件(7)直接做在p型衬底(10)中,集电区n型阱(26)置于p型衬底(10)中、与n型外延层(20)相连,所述基区p型阱(306)被由n型外延层(20)和n型阱(26)构成的集电区包围,所述基极p+接触区(79)位于基极金属(914)下、被基区p阱(306)包围,所述发射极n+区(812)位于发射极金属(915)下、被基区p型阱(306)包围,所述集电极n+区(811)位于集电极金属(913)下、被n型外延层(20)包围,集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质11相互隔离。
地址 611731 四川省成都市高新区(西区)西源大道2006号